Hỏi : Tạo clock tần số thấp cho FPGA

[klong19]

Mình có viết ở câu hỏi mà chắc là bạn mod ko để ý. Mình đang cần lấy mẫu tín hiệu ở tần số 6KHz.

Hiện tại thì mình cứ dùng counter như cách thông thường, nhưng nếu bạn mod có cách nào hay hơn thì chỉ cho mình nhé.

Cũng nói thêm là vì mình chỉ làm 1 phần, nên nguồn tài nguyên clock của mình chỉ có 1 clock từ PLL tần số 250Mhz fixed. Các PLL khác mình ko được phép đụng vào.

hix, mà với giới hạn như mình nói thì chắc chỉ còn cách đếm xung

[jefflieu]

Bạn sẽ làm gì với clock 6kHz này?

[klong19]

Xin chào các bạn

Mình hiện đang học FPGA. Mình đang cần lấy mẫu tín hiệu ở tần số thấp, chỉ 6KHz. Mà PLL của FPGA có sẵn toàn hàng khủng tính bằng chục MHz. Vậy ta nên làm cách nào để tạo được clock 6KHz một cách ổn định ?

Theo mình đọc trên diễn đàn thì thấy clock rất quan trọng, ko thể xem thường được, nên mình post câu hỏi cho chắc, vì ở đây có nhiều anh chị em đã có kinh nghiệm. Mình ko muốn xảy ra tình trạng mạch chạy ổn định do xung clock ko tốt.

Mình xin cám ơn.