Xin tư vấn lựa chọn FPGA (for complete dummy)

[jefflieu]

Có chứ, nhưng hên xui, có khi chạy có khi không chạy.

[khanhcong86]

chào các mem! cho mình hỏi ngu xíu mình có code viết cho con cylone II giờ có cách nào nạp cho xilin ko.

[kiddee]

Hi all!
Mình là hỗ trợ kỹ thuật của Xilinx ở thị trường VN và Đông Nam Á. Nice to meet you all!

@dhp11591:
Theo yêu cầu của bạn thì mình thấy bạn có thể bắt đầu với kit đánh giá ZC706, dựa theo application note:
http://www.xilinx.com/support/docume...2-zynq-eth.pdf

Kit ZC706 sử dụng chip Zynq XC7Z045, gồm 2 nhân ARM Cortex A9 (Processing System) và phần tử lập trình được (Programmable Logic) trên cùng 1 chip. Có nghĩa là bạn có thể vừa sử dụng khả năng tính toán MCU, vừa tận dụng khả năng xử lý song song của FPGA:
http://www.xilinx.com/zc706

Nếu cần thêm thông tin gì thì cứ inbox số điện thoại cho mình, mình sẽ call và giải đáp giúp bạn.

Thanks

[jefflieu]

Boss em: "Mày cần gì nói luôn xem nào bảng biểu gì mất thời gian! Trong cái danh sách này mày phải ưng con nào rồi chứ?"

Khè khè, làm không có giấy tờ rồi mai mốt chip mua không xài được, thiếu logic, không đủ IO ... v.v ... ai chịu trách nhiệm ... hoặc sếp bạn giàu quá nên không quan trọng

[dhp11591]

Boss em: "Mày cần gì nói luôn xem nào bảng biểu gì mất thời gian! Trong cái danh sách này mày phải ưng con nào rồi chứ?"

[jefflieu]

Vâng, em cảm ơn anh, thì ra con Spartan6 rẻ thế.
Mà tên lại hay )

Bạn muốn thuyết phục được "Boss" thì phải làm cái bảng excel, liệt kê chi tiết các ước tính giá thành của toàn bộ hệ thống ...
Trong đó liệt kê vài ba con chip của Xilinx/Altera/Lattice v.v ...

[dhp11591]

Vâng, em cảm ơn anh, thì ra con Spartan6 rẻ thế.
Mà tên lại hay )

[jefflieu]

Tks anh, tức là với 1.25GHz thì hoàn toàn không cần SerDes để ghép kênh, mà FPGA đã có 2 giao diện đạt tốc độ đó rồi.
Còn cái vụ clock, ý em là FPGA có các bộ PLL, nếu em muốn đạt tốc như trên thì thường người ta dùng thạch anh bao nhiêu MHz ạ? Theo lý thuyết thì thạch anh cao, PLL hệ số thấp vs thạch anh thấp, PLL cao đều có thể ra cùng tần số?

Em cũng xin thanh minh 1 tý, em không lười đọc datasheet, nhưng phương án đọc over view của một lượng lớn datasheet, với kiến thưc một tên dummy về FPGA, và phải tìm con nào dễ mua nữa, thì đó đúng là phương án quá là không ưu viêt.

Vì em chưa biết gì nên chắc chắn có những câu hỏi khiến các cao thủ khó chịu, sorry các anh, xin các anh thông cảm.

Trong gige, mạch thường chạy ở tần số 125MHz (125Mx8bit=1Gbps). Bạn có thể dùng thạch anh 25, 50, 100, 125MHz.
Từ 25M, tổng hợp thành 2 clock: 125MHz cho khối MAC và 1.25GHz cho khối 10bit serializer. Bạn phải đọc mới có cái để hỏi ?!?

[dhp11591]

Trong Hình đó, FPGA chỉ là phần màu xanh dương.
1.25Gbps thì không dùng XAUI, người ta hay dùng SGMII hoặc RGMII để nối từ MAC (trên FPGA) ra PHY (SFP).
Các chân IO của fpga thường thường đủ chạy rồi, không cần Transceiver.
Không hiểu bạn muốn hỏi gì về nguồn clock ?? Bạn thiết kế board phải gòm luôn clock chứ.

Tks anh, tức là với 1.25GHz thì hoàn toàn không cần SerDes để ghép kênh, mà FPGA đã có 2 giao diện đạt tốc độ đó rồi.
Còn cái vụ clock, ý em là FPGA có các bộ PLL, nếu em muốn đạt tốc như trên thì thường người ta dùng thạch anh bao nhiêu MHz ạ? Theo lý thuyết thì thạch anh cao, PLL hệ số thấp vs thạch anh thấp, PLL cao đều có thể ra cùng tần số?

Em cũng xin thanh minh 1 tý, em không lười đọc datasheet, nhưng phương án đọc over view của một lượng lớn datasheet, với kiến thưc một tên dummy về FPGA, và phải tìm con nào dễ mua nữa, thì đó đúng là phương án quá là không ưu viêt.

Vì em chưa biết gì nên chắc chắn có những câu hỏi khiến các cao thủ khó chịu, sorry các anh, xin các anh thông cảm.

[jefflieu]

Trong Hình đó, FPGA chỉ là phần màu xanh dương.
1.25Gbps thì không dùng XAUI, người ta hay dùng SGMII hoặc RGMII để nối từ MAC (trên FPGA) ra PHY (SFP).
Các chân IO của fpga thường thường đủ chạy rồi, không cần Transceiver.
Không hiểu bạn muốn hỏi gì về nguồn clock ?? Bạn thiết kế board phải gòm luôn clock chứ.

[dhp11591]

Spartan6 và CycloneIV đủ cho ứng dụng của bạn.
Ngoài việc ciao tiếp với SFP ra, còn phải làm gi nữa?

Nó chính là cái OLT anh ạ. Nó phải nhận gói tin ở 1 giao diện và forward r giao diện bên kia, tức là chỉ làm việc đến L2. Ngoài ra có thể thêm thắt chức năng vào web config cho nó nữa

Như vậy nó phải có 2 giao diện SFI, và một nhân xử lý.

Em có tìm trên mạng, thấy hai trang này:
10 Gbps Ethernet XFI-SFI
10G Ethernet (XAUI) Solution

Cụ thể, em xin hỏi về hình này:
http://www.altera.com/technology/hig...g-ethernet.gif
Đặc biệt về hai hình con thứ 2 và thứ 3, đây là mô hình quen thuộc có trong các chuẩn INF-8074 (về SFP module) và SFF-8431 (về SFP+ module). Khối ở giữa đc ký hiệu là 10G PHY device, nó là một SerDes với giao diện XAUI, có 1 giao diện điều để điều khiển. Phía bên kia giao diện, khối bên phải, là Altera device with serial transciever.
+ Vậy một con Stratix IV, V, hay Cyclone IV, Spartan6, ... chỉ là khối bên phải thôi, hay là toàn bộ hình con đó ạ? Liệu mua các dòng này có cần phải mua thêm 2 con SerDes của Lattice nữa không ạ?
+ Em đọc feature thì thấy trong phần lớn FPGA bây giờ tích hợp nhân xử lý, vậy có loại nào tích hợp nhân ARM không ạ? Nếu có thì sau khi lập trình cho FPGA bằng code HDL nào đó để sử dụng nhân này và các ngoại vi, thì việc lập trình cho chip có giống như cho ARM bình thường không ạ?
+ Em chỉ tính truyền nhận 1000Base over fiber, nên xung nhịp chỉ cần 1.25 GHz, tức là mỗi đường XAUI chỉ cần 312.5 Mbps thôi, em có thể cấu hình cho nó giảm tốc xuống không ạ? (để tiết kiêm điện + tránh lỗi + quan trọng là tương thích)
+ Nguồn clock cho những con số khủng khiếp trên lấy từ đâu hả các anh?
+ Và cuối cùng, xin các anh tư vấn cho em giải pháp nào vừa đủ thực hiện hệ thống của em. (thừa 1 tý thui ạ ), ví dụ như trong 2 link trên có list cả Stratix II GX GT, em nhìn mà thấy tràn trề hy vọng @@. Không phải em tiếc tiền mua kiến thức đâu, là em nghĩ cái gì đơn giản, rẻ tiền lên, bước chân qua Tân Thanh có hết :v.

Spartan 6 dòng t và Cyclone IV dòng GX trở lên mới support transceiver Gigabit ethernet.
- Dùng IP của tools synthesis gen IP
- Gen data prbs/fix rồi mon lại dùng signals tap để xem kết quả.
Chip có thể mua từ digikey, mouser, atnet. Nhưng các dòng này kiểu chân là FBGA hết, liệu đóng được không. Nếu bạn có ý định học thì nên mua một cái kit thì tốt hơn.

Giá cả bộ KIT hai loại trên như nào anh? (KIT có phần cứng là các port câu ra đáp ứng đc hệ thống của em, và có CD, manual, sample code, stack, ... đi kèm )

Em xin cảm ơn các anh.

[hungtrinh36]

Spartan 6 dòng t và Cyclone IV dòng GX trở lên mới support transceiver Gigabit ethernet.
- Dùng IP của tools synthesis gen IP
- Gen data prbs/fix rồi mon lại dùng signals tap để xem kết quả.
Chip có thể mua từ digikey, mouser, atnet. Nhưng các dòng này kiểu chân là FBGA hết, liệu đóng được không. Nếu bạn có ý định học thì nên mua một cái kit thì tốt hơn.

[jefflieu]

Hix, em đã thử, và thấy, ..., quá mơ hồ @@
Không biết kiếm đâu ra mấy con giống như họ ispMACH4064 của Lattice nhỉ, nó là CDPL, không cần pin CMOS để nuôi. Mà thấy người ta dùng nó để nhận tín hiệu từ SFP module, chắc là đáp ứng đc.
Ae nào có, lên tiếng đi nào

Spartan6 và CycloneIV đủ cho ứng dụng của bạn.
Ngoài việc ciao tiếp với SFP ra, còn phải làm gi nữa?

[dhp11591]

Hix, em đã thử, và thấy, ..., quá mơ hồ @@
Không biết kiếm đâu ra mấy con giống như họ ispMACH4064 của Lattice nhỉ, nó là CDPL, không cần pin CMOS để nuôi. Mà thấy người ta dùng nó để nhận tín hiệu từ SFP module, chắc là đáp ứng đc.
Ae nào có, lên tiếng đi nào

[jefflieu]

Bạn có thể tìm đúng loại FPGA bạn cần bằng cách đọc datasheet của nó ở các trang web gốc: altera, xilinx, actel, ...
Rồi xem ở "chợ" có bán loại đó không... các anh sale nhiều khi không vào forum