Thông báo

**hithere123** · 09-04-2010, 19:36

Khảo sát thông số lamda của Mosfet sử dụng PSPICE 9.1

Đối với thiết kế vi mạch tương tự, việc hiểu rõ các thông số của linh kiện MOSFET là rất cần thiết đối với người kỹ sư, nó giúp người kỹ sư tự tin khi quyết định dùng công nghệ nào cho thiết kế của mình. Một trong những thông số quan trọng trong tính toán thiết kế các mạch điện cơ bản là lamda, tuy nhiên với mô hình mosfet hiện nay, thông số lamda không được mô tả trực tiếp như ở level 1/2 mà được mô tả thông qua hệ số PCLM, trong đó lamda được tính toán bằng công thức khá phức tạp. Do đó các kỹ sư sẽ khảo sát thông số này thông qua đồ thị I_V của linh kiện như thế sẽ nhanh hơn và hiệu quả hơn.

Dưới đây là các thông số của linh kiện MOSFET (TSMC 0.35um) cùng một số thay đối cần thiết để có thể mô phỏng dùng PSPICE.
Dữ liệu gốc mình tham khảo trên trang web www.mosis.com
http://www.mosis.com/cgi-bin/cgiwrap...epi-params.txt

---------------------
* ************************************************** **************************************
* * TSMC 0.35um Mixed-mode/RF, 5.0 V ESD, 2-poly SPICE MODEL *
* ************************************************** **************************************
* <http://www.mosis.com/cgi-bin/cgiwrap/umosis/swp/params/tsmc-035/t88f_mm_epi-params.txt>
* This model has been modified for use with PSPICE 9.1 student version
* NMOS transistor model name: MN
* PMOS transistor model name: MP
*------------------------------------------------------------------------------------------
.MODEL MN NMOS (
+LEVEL = 7
+TNOM = 27 MOBMOD = 1 CAPMOD = 2
*
* Process and parameters extraction related model parameters
*
+TOX = 7.8E-9 NLX = 4.058176E-7
*
* Threshold voltage related model parameters
*
+K1 = 0.6129988 K2 = 7.542666E-4 K3 = 100
+K3B = -10 NCH = 2.2E17 VTH0 = 0.4730643
+VOFF = -0.0876189 DVT0 = 0.4689888 DVT0W = 0
+DVT1W = 0 DVT2W = 0 DVT1 = 0.2917777
+DVT2 = -0.3 KETA = 3.56905E-3 PSCBE1 = 7.163825E8
+PSCBE2 = 1E-3 PVTH0 = -0.05 PK2 = 4.477143E-5
+WKETA = -1.015121E-3 LKETA = -0.0120304
*
* Mobility related model parameters
*
+U0 = 355.1321831 UA = -8.40947E-10 UB = 2.261637E-18
+UC = 2.996492E-11 WR = 1
*
* Subthreshold related parameters
*
+DSUB = 0.7823743 ETA0 = 1 ETAB = -0.0732914
+NFACTOR = 2.0725615
*
* Saturation related parameters
*
+PCLM = 1.676784 PDIBLC1 = 1.543456E-4 PDIBLC2 = 4.733841E-3
+PDIBLCB = 0.1 DROUT = 3.345392E-4 PVAG = 3.072725E-3
+DELTA = 0.01 VSAT = 1.875162E5 AGS = 0.1167968
+A0 = 0.8883904 A1 = 0 A2 = 0.3740786
+B0 = 1.155842E-6 B1 = 5E-6
*
* Geometry modulation related parameters
*
+DWG = -4.274339E-9 W0 = 3.02827E-5 DWB = 5.243879E-9
+WL = 0 WLN = 1 WW = 0
+WWN = 1 WWL = 0 LL = 0
+LLN = 1 LW = 0 LWN = 1
+LWL = 0
*
* Temperature effect parameters
*
+PRT = 0 UTE = -1.5 KT1 = -0.11
+KT1L = 0 KT2 = 0.022 UA1 = 4.31E-9
+UB1 = -7.61E-18 UC1 = -5.6E-11 AT = 3.3E4
*
* Overlap capacitance related and dynamic model parameters
*
+CGDO = 2.69E-10 CGSO = 2.69E-10 CGBO = 1E-12
+CJSWG = 1.82E-10 PBSWG = 0.8 MJSWG = 0.1824357
+CF = 0 PRDSW = -121.7614848 XPART = 0.5
*
* Parasitic resistance and capacitance related model parameters
*
+RDSW = 1.131183E3 PRWG = -0.1100856 PRWB = -0.2
+CIT = 0 CDSC = 2.4E-4 CDSCD = 0
+CDSCB = 0
*
* Common extrinsic model parameters
*
+WINT = 7.31909E-8 LINT = 2.503346531E-8 XJ = 1E-7
+RSH = 78.2 CJ = 9.015359E-4 PB = 0.8
+MJ = 0.3608969 CJSW = 2.782744E-10 PBSW = 0.8
+MJSW = 0.1801287 )
*
.MODEL MP PMOS (
+LEVEL = 7
+TNOM = 27 MOBMOD = 1 CAPMOD = 2
*
* Process and parameters extraction related model parameters
*
+TOX = 7.8E-9 NLX = 2.06513E-7
*
* Threshold voltage related model parameters
*
+K1 = 0.4304724 K2 = -0.0112912 K3 = 86.4300172
+K3B = -5 NCH = 8.52E16 VTH0 = -0.6954453
+VOFF = -0.140743 DVT0W = 0 DVT1W = 0
+DVT2W = 0 DVT0 = 0.3128439 DVT1 = 0.8240817
+DVT2 = -0.2517458 KETA = -4.16221E-3 PSCBE1 = 7.927378E10
+PK2 = 2.04063E-3 WKETA = 4.61596E-3 LKETA = -8.540344E-3
+PSCBE2 = 5.007084E-10 PVTH0 = 0.0253723
*
* Mobility related model parameters
*
+U0 = 150.785921 UA = 1E-10 UB = 1.789607E-18
+UC = -1.8798E-11 WR = 1
*
* Subthreshold related parameters
*
+DSUB = 0.2940371 ETA0 = 0.032156 ETAB = 5.85316E-3
+NFACTOR = 2
*
* Saturation related parameters
*
+PCLM = 4.7751455 PDIBLC1 = 2.143338E-3 PDIBLC2 = -2.300289E-6
+PDIBLCB = -6.805486E-4 DROUT = 2.413411E-4 PVAG = 15
+DELTA = 0.01 VSAT = 1.999188E5 AGS = 0.3099053
+A0 = 1.1641922 A1 = 4.218536E-3 A2 = 1
+B0 = 2.120097E-6 B1 = 5E-6
*
* Geometry modulation related parameters
*
+DWG = -1.858462E-8 W0 = 6.598922E-6 DWB = 1.143752E-8
+WL = 0 WLN = 1 WW = 0
+WWN = 1 WWL = 0 LL = 0
+LLN = 1 LW = 0 LWN = 1
+LWL = 0
*
* Temperature effect parameters
*
+PRT = 0 UTE = -1.5 KT1 = -0.11
+KT1L = 0 KT2 = 0.022 UA1 = 4.31E-9
+UB1 = -7.61E-18 UC1 = -5.6E-11 AT = 3.3E4
*
* Overlap capacitance related and dynamic model parameters
*
+CGDO = 2.05E-10 CGSO = 2.05E-10 CGBO = 1E-12
+CJSWG = 4.42E-11 PBSWG = 0.99 MJSWG = 0.3570517
+CF = 0 PRDSW = -76.9871264 XPART = 0.5
*
* Parasitic resistance and capacitance related model parameters
*
+RDSW = 3.913702E3 PRWG = -0.1079321 PRWB = -4.46657E-3
+CIT = 0 CDSC = 2.4E-4 CDSCD = 0
+CDSCB = 0
*
* Common extrinsic model parameters
*
+WINT = 7.50604E-8 LINT = 2.5E-8 XJ = 1E-7
+RSH = 150.7 CJ = 1.397158E-3 PB = 0.99
+MJ = 0.5773462 CJSW = 3.176388E-10 PBSW = 0.99
+MJSW = 0.3570517 )
*
--------------------------------------------------------
Các bạn copy và lưu vào một file text (tên tùy chọn) sau đó đổi đuôi thành .LIB
(ví dụ: MOSIS_TSMC035U.LIB)

File mô tả mạch điện khảo sát thông số lamda có nội dung như sau:
--------------------
**
*** MODEL LINK ***
.LIB "MOSIS_TSMC035U.LIB"
**
*** source NMOS_TEST ***
M_M1 VDD VGATE VSS VSS MN L=3.5E-7 W=5E-6

V_DD VDD VSS PWL 0 0 10us 3.3V
V_SS VSS 0 0
V_GATE VGATE VSS 1.2Vdc
**
*** SPICE Analysis ***
.TEMP 27
.TRAN 0 10us 1ns 1ns
.PROBE

.END
---------------------------
Các bạn copy và lưu vào một file .text (tên tùy chọn) sau đó đổi đuôi thành .sim.cir
(ví dụ: lamda_L1u_NMOS.sim.cir)
Các bạn để cả hai file trên chung một thư mục, sau đó khởi động PSpice AD Student, mở file .sim.cir và nhấn run.

Lamda = (Ids2-Ids1)/(Vds2 - Vds1)

Các bạn thử thay L = 0.5um/1um/2um/5um để khảo sát sự thay đổi của lamda, sau đó lưu lại để tham khảo sau này.

Thân mến.

**hithere123** · 10-04-2010, 15:25

Giới thiệu LTSpice dùng trong nghiên cứu thiết kế vi mạch tương tự

Nguyên văn bởi hithere123 Xem bài viết

Mình cũng đang tìm kiếm và tổng hợp một số lib cho các linh kiện cơ bản như NMOS, PMOS, Bipolar, . . . để có thể dùng trong một số thiết kế minh họa trên box này. Mình sẽ cố gắng đưa lên trong thời gian sớm nhất.

Như đã hứa trước đây, mình đã tìm được tài liệu model các linh kiện cơ bản để có thể dùng minh họa các bài thiết kế cơ bản trong quá trình nghiên cứu thiết kế vi mạch, xin giới thiệu với mọi người:

Liên kết tải phần mềm miễn phí LTspice IV của hãng Linear
http://www.linear.com/designtools/software/#Spice
Theo mình đây là bộ công cụ khá tốt dùng trong thiết kế mạch tương tự nói chung, và có thể dùng làm cơ sở cho các bài toán minh họa thảo luận trên diễn đàn. Quan trọng nhất là nó miễn phí, không có một số giới hạn như phần mềm PSPICE mình đã giới thiệu ở bài trước và đã được sử dụng trong một số chương trình đào tao analog ic design của các trường đại học trên thế giới.

Cộng đồng Wiki sử dụng LTSpice:
http://ltwiki.org/index.php5?title=Main_Page

Tài liệu hướng dẫn sử dụng bằng video rất bổ ích:
http://ltwiki.org/index.php5?title=S..._and_Tutorials

Các thành phần cần thiết dành riêng cho thiết kế vi mạch:
http://ecee.colorado.edu/~ecen4827/spice.html
+ thư viện các biểu tượng: Basic 0.35u CMOS library components
+ thư viện mô hình: 5827_035.lib

Thân mến.

**hithere123** · 10-04-2010, 21:54

Thư ngỏ

Chào các bạn,

Thời gian vừa qua, lĩnh vực vi điện tử trên diễn đàn đã được khá nhiều bạn quan tâm, điều đó củng cố thêm niềm tin của mình vào tương lai phát triển của ngành thiết kế vi mạch tại Việt Nam. Tuy nhiên, trong một số các e-mail nhận được từ các bạn sinh viên, mình nhận thấy các bạn rất khó khăn trong việc tìm kiếm thông tin tham khảo và thiết kế vi mạch tương tự cũng ít được trao đổi trên các diễn đàn của các trường đại học. Vì vậy, với hy vọng có thể đóng góp một phần nào đó giải quyết vấn đề trên, mình mạnh dạn bắt đầu một chương trình giới thiệu về kỹ thuật thiết kế vi mạch tương tự. Dưới đây là nội dung cơ bản dành cho các bạn mới làm quen hoặc có đam mê tìm hiểu về lĩnh vực này :

[1] Tổng quan về thiết kế vi mạch tương tự.
(Hệ thống lại những bài viết mình đã giới thiệu trước đây)

[2] Các linh kiện cơ bản và phần mềm dùng trong thiết kế vi mạch tương tự.
(Giới thiệu các nguồn tài liệu kham khảo và các bài tập tính toán, mô phỏng nhỏ để củng cố các khái niệm)

[3] Các mạnh điện cơ bản dùng trong thiết kế vi mạch tương tự.
(Kỹ thuật tính toán, thiết kế và mô phỏng minh họa)

[4] Bài tập thiết kế một module hoàn chỉnh.
(band-gap reference, oscillator, power management unit, . . .)

Bên cạnh đó, nhằm chia sẻ và tích lũy thêm kiến thức, mình đề xuất một số ý tưởng trao đổi với những bạn đã có kinh nghiệm như sau:

[1] Nghiên cứu nâng cao (gain-bandwidth, . . ) về các tầng khuyếch đại đơn, source followers và cascodes.
[2] Phân tích ảnh hưởng nhiễu (noise) trong các tầng khuyếch đại.
[3] Vấn đề ổn định trong các thiết kế mạch khuyếch đại thuật toán.
[4] Thiết kế nguồn dòng “không phụ thuộc” vào sự biển đổi công nghệ, điện áp và nhiệt độ.
[5] . . .

Mục tiêu của chương trình là góp một phần nhỏ vào việc tạo một cộng đồng những người có cùng mong muốn phát triển lĩnh vực thiết kế vi mạch tại Việt Nam. Và để chương trình hoạt động thật sự có hiệu quả, mình đề nghị các bạn gửi một e-mail cho mình (hithere.nguyen@gmail.com), mục đích là có thêm một kênh trao đổi giữa các thành viên và cũng là để các bạn và bản thân mình có một đánh giá đúng về hiệu quả của chương trình cũng như sự phát triển của cộng đồng (dựa vào số lượng các địa chỉ e-mail hiện lên trong các cuộc trao đổi). Mình sẽ cố gắng hàng tuần đưa ra một tổng kết nhỏ trên diễn đàn và qua thư về những trao đổi cũng như kết quả hoạt động của chương trình.

Hy vọng nhận được sự hưởng ứng và góp ý hoàn thiện của mọi người,

Rất mong.

**hithere123** · 12-04-2010, 15:28

Tổng quan về thiết kế vi mạch tương tự

[1] Lịch sử vi mạch Việt Nam

Chắc có nhiều người biết nhà máy sản xuất bán dẫn đầu tiên của Việt Nam là nhà máy Z181 thuộc bộ quốc phòng. Tại đây, đã có dự án thiết kế chế tạo vi mạch TTL, Giáo sư Chu Hảo là một trong những người tham gia ngày ấy. Trong quy trình thiết kế có một điểm đáng chú ý là có phần mô phỏng nhiệt và bản layout đã được các kỹ sư thiết kế trên giấy kẻ ô ly.

[2] Phân loại, phạm vi ứng dụng và xu hướng thiết kế vi mạc tương tự

Tham khảo lại ý 2 bài viết #35 và bài viết #26.

[3] Quy trình thiết kế vi mạch tương tự

Tham khảo lại bài viết #3 và bổ xung thêm phần wafer sort của bác Paddy vào giữa khâu fabrication và package

[4] Phương pháp thiết kế vi mạch tương tự

Thiết kế vi mạch tương tự thông thường sẽ đi từ thiết kế các mạch điện cơ bản có cấu trúc bao gồm các linh kiện như mosfet, bipolar, diode, tụ điện, điện trở, . . để hình thành những khối (cell/block/module) chức năng ví dụ như khối điện áp tham chiếu (band-gap voltage reference), khối dòng điện tham chiếu (bias current), khối so sánh (comparator), khối khuếch đại vi sai (error amplifier), . . .Sau đó sẽ tổng hợp thành những mạch có chức năng phức tạp hơn. Tùy vào chức năng của IC, mạch điện lớp trên cùng (top-level) có thể bao gồm một hoặc nhiều mạch chức năng nối với nhau.

Ví dụ thiết kế 7805 dùng công nghệ CMOS (bài viết #12)

[5] Các công cụ máy tính/phần mềm dùng trong thiết kế vi mạch tương tự

Có thể kể đến ở đây những phần mềm hỗ trợ tính toán và mô phỏng hệ thống rất hay được dùng trong giai đoạn thiết kế lý thuyết như Microsoft Office Excel, mathlab. Ví dụ để thiết kế một mạch khuếch đại ta cần xác định hệ số khuếch đại cần thiết là bao nhiêu, vị trí của các điểm không, điểm cực, . . .và Mathlab là một phần mềm rất mạnh để mô hình hóa hàm truyền đạt của các mạch chức năng cơ bản giúp người kỹ sư lựa chọn chính xác các cấu trúc (topology) của mạch điện thỏa mãn yêu cầu thiết kế. Sau khi xác định cấu trúc mạch điện thì việc tính toán các thông số hình học (W/L) của các linh kiện dùng trong thiết kế sẽ đơn giản hơn nhiều nếu người kỹ sư dùng phần mềm Mircosoft Office Excel. Trước đây những công việc này được thực hiện bằng bút chì và giấy trắng (hand calculation).

Sau bước thiết kế lý thuyết một phần mềm chuyên dụng để đặt và kết nối các linh kiện cơ bản mosfet, bipolar, diode, tụ điện, điện trở . . . là cần thiết, sau đó chức năng biên dịch mạch điện của phần mềm sẽ tạo ra một file text mô tả mạch điện gọi là netlist để dùng cho các phần mềm mô phỏng. Phần mềm mô phỏng phổ biến hiện nay có thể kể đến là họ SPICE . . .

Mục đích của việc mô phỏng là kiểm tra phẩm chất của mạch điện với mô hình các linh kiện được mô tả gần với thực tế nhất. Đầu vào cho một phần mềm mô phỏng gồm ba thành phần chính như sau:

- file model của các linh kiện cơ bản trong đó liệt kê tất cả các tham số công nghệ của linh kiện dùng cho phần mềm tính toán hoạt động của linh kiện.
- file netlist mô tả mạch điện như đã nói ở trên
- file điều khiển phần mềm mô phỏng để ra lệnh, điểu khiển hoạt động tính toán của phần mềm như tính toán điểm hoạt động tĩnh (.DC), tính toán phẩm chất mạch ở miền tần số (.AC) hoặc tính toán hoạt động liên tục của mạch theo thời gian (.TRAN) . . .

Sau khi mạch điện được mô phỏng kiểm tra kỹ lưỡng và kết quả thỏa mãn các yêu cầu thiết kế đầu ra thì người kỹ sư sẽ tiến hành layout mạch điện. Một số phần mềm layout có thể kể đến là Cadence Virtuoso Layout Editor, LEdit. . .
Ở bước này người kỹ sư dựa vào kích thước hình học và các yêu cầu matching của các linh kiện trong mạch điện kết hợp với các quy định (rule) từ nhà sản xuất (fab) để đặt và nối các linh kiện ở mức thiết kế vật lý. Tiếp đó là tiến hành chạy DRC (design rule check) để đảm bảo thiết kế đúng với các quy định từ nhà sản xuất và chạy LVS (Layout versus schematic) để đảm bảo thiết kế vật lý đúng với thiết kế điện.

Tóm lại, hai phần mềm quan trọng nhất trong lĩnh vực thiết kế vi mạch tương tự là phần mềm thiết kế mổ phỏng mạch điện và phần mềm layout. Và chi phí license trả cho nhà cung cấp đóng góp một phần không nhỏ trong chi phí dành cho giai đoạn nghiên cứu phát triển sản phẩm (R&D).

Rất hy vọng nhận được những ý kiến trao đổi, đánh giá, bổ xung của các bạn để chương trình ngày càng được hoàn thiện và có ích cho nhiều người.

Rất mong.

**hithere123** · 16-04-2010, 17:35

Tổng kết tuần đầu tiên

[1] Hiệu quả của chương trình

- Tổng số lượt đọc sau bài đầu tiên: 6142 – 6020 = 124 lượt đọc
- Tổng số thành viên hướng ứng chương trình : 1 e-mail

[2] Thông tin tổng hợp

- Công ty SDS (Silicon Design Solutions <http://www.sds.com.vn/>) đã được công ty eSilicon (<http://www.esilicon.com/>) mua lại.

Hy vọng đội ngũ kỹ sư Việt Nam không chịu những tác động không tốt từ việc chuyển giao này.

- Hội thảo công nghệ chip Analog Devices
(<http://www.dientuvietnam.net/forums/showthread.php?t=33906>) do công ty phân phối Excelpoint Technology (<http://www.excelpoint.com/>) tổ chức.

Mục đích buổi hội thảo là giới thiệu sản phẩm, dịch vụ và đã được tổ chức rất chuyên nghiệp, chứng tỏ thị trường Việt Nam đã bắt đầu được chú ý, hy vọng sẽ có nhiều tin vui trong tương lai.

Phần này chủ yếu là những tóm tắt ngắn gọn từ những trao đổi giữa các thành viên. Mục đích là tăng cường sự kết nối và cập nhật những tin tức (kỹ thuật và tổng hợp) liên quan đến lĩnh vực bán dẫn tại Việt Nam. Hy vọng sẽ có thêm thành viên hưởng ứng cùng tham gia chương trinh trong thời gian tới, như vậy phần thông tin tổng hợp sẽ phong phú và chất lượng hơn.

[3] Dự kiến hoạt động tuần thứ 2

- Đề cương chi tiết các link kiện cơ bản dùng trong thiết kế vi mạch tương tự
- MOSFET

Chúc mọi người cuối tuần vui vẻ!

Thân mến.

**tonyvandinh** · 16-04-2010, 18:51

Hy vọng esilicon sẽ tiếp tục dùng các tài năng ở SDS cho thị trường ở Á Châu

**hithere123** · 20-04-2010, 13:53

Các linh kiện cơ bản dùng trong thiết kế vi mạch tương tự

[1] MOSFET
- Cấu trúc và hoạt động cơ bản của MOSFET.
Tóm tắt các tài liệu tham khảo nghiên cứu về MOSFET,
- Mô hình tín hiệu nhỏ .
Ý nghĩa mô hình tín hiệu nhỏ và các lưu ý trong tính toán thiết kế.
- Latch-up và tiếp giáp p-n-p-n.
[2] Điện trở
- Các loại điện trở và đặc tính phụ thuộc nhiệt trong thiết kế vi mạch tương tự.
- Mô hình điện trở.
[3] Tụ điện
- Các loại tụ điện trong thiết kế vi mạch tương tự.
- Mô hình tụ điện sandwich.

Trên đây là những nội dung dự kiến sẽ trao đổi về phần giới thiệu các linh kiện cơ bản dùng trong thiết kế vi mạch tương tự, rất mong nhận được những ý kiến bổ xung của mọi người để có một bản đề cương chi tiết về phần này.

Rất mong!

**hungthientu** · 20-04-2010, 19:43

anh có thể trả lời cho một vài câu hỏi không

em không biết sự khác nhau giữa layout ,mask ,topography ,lithography là gì

nếu chỉ là thiết kế thì cần tới cái nào là đủ

mà anh có thể phân biệt cho em biết DRC ,LVS,RVE ,RCX ,DFT và DFM (em chỉ hiểu cái DRC và LVS thôi

nhưng cũng không hiểu nhiều lắm ,mong anh giúp) ,chúng khác nhau như thế nào

được không ,mà em cũng không hiểu thế nào là mô phỏng tĩnh ,thế nào là mô phỏng động

em nghĩ topography ,lithography là chỉ cần cho nhà sản xuất như TSMC hay IBM có đúng không

**hithere123** · 21-04-2010, 11:41

Nguyên văn bởi hungthientu Xem bài viết

anh có thể trả lời cho một vài câu hỏi không

em không biết sự khác nhau giữa layout ,mask ,topography ,lithography là gì

nếu chỉ là thiết kế thì cần tới cái nào là đủ

mà anh có thể phân biệt cho em biết DRC ,LVS,RVE ,RCX ,DFT và DFM (em chỉ hiểu cái DRC và LVS thôi

nhưng cũng không hiểu nhiều lắm ,mong anh giúp) ,chúng khác nhau như thế nào

được không ,mà em cũng không hiểu thế nào là mô phỏng tĩnh ,thế nào là mô phỏng động

em nghĩ topography ,lithography là chỉ cần cho nhà sản xuất như TSMC hay IBM có đúng không

Chào em,

Để dễ hình dung, anh so sánh với việc giả sử em thiết kế một mạch thu phát hồng ngoại dùng trong gia đình.

Sau khi có mạch điện trên giấy, em cần phải mô phỏng xem mạch điện em thiết kế có đúng với yêu cầu của em không. Sau đó, em tiến hành dùng một phần mềm (giả sử orcad) để thiết kế layout cho mạch điện đó. Khi layout em đưa ra quyết định đặt điện trở ở vị trí nào, BJT ở vị trí nào sau đó là đi dây nối các linh kiện lại với nhau.

+ Giả sử nhà sản xuất mạch in chỉ cho phép chiều rộng đường dây nhỏ nhất là 1mil chẳng hạn, mà trong thiết kế của em có một đường dây nhỏ hơn 1mil. Khi tiến hành chạy DRC, phần mềm sẽ báo có lỗi DRC, và công cụ cũng sẽ báo cho em biết là lỗi đấy ở vị trí nào trong bản thiết kế layout của em để em sửa. Em có thể chạy DRC cho bản thiết kế layout hoàn chỉnh hoặc bản thiết kế layout cho từng mạch nhỏ.

+ Giả sử trong mạch nguyên lý của em, điện trở R1 chỉ nối với Q1 tuy nhiên trong bản layout của em một cực của R2 cũng nối với node này thì khi chạy LVS, phần mềm cũng sẽ báo lỗi LVS để em sửa lại.

+ Giả sử bản layout của em cần làm mạch in hai lớp chẳng hạn thì khi máy làm mạch in đọc file layout của em sẽ cho ra hai tấm phim âm bản, đây gọi là làm mask và em có một bộ mask gồm hai lớp.

+ Còn làm thế nào để từ hai tấm phim âm bản đấy tạo ra cho em một bản mạch in thì nó liên quan đến lithography. Anh không nghĩ là có thể trả lời cặn kẽ được vì anh không thực sự rành lắm những vấn đề liên quan đến các công việc của fab (mask, topography, lithograply). Em có thể tham khảo luồng thảo luận “Từ cát tới chip” của anh Paddy (từ mục #36 trở đi) và e-mail hỏi anh ấy thử xem.

+ RVE: đây là công cụ cho phép em dễ dàng trong việc tìm và sửa lỗi khi thiết kế layout. Giả sử ở bước chạy LVS ở trên có lỗi thì RVE cho phép em có thể xác định lỗi ở điểm nối trên bản layout tương đương với node nào trên mạch nguyên lý.

+ RCX: đây là công cụ cho phép em có thể biết được các thông số ký sinh từ bản thiết kế layout. Ví dụ, node R1 ở trên có một đường dây rất to ở lớp trên đi ngang qua điểm nối cực Base của một BJT khác ở lớp dưới thì sẽ hình thành một tụ điện ký sinh từ điểm nối R1 tới cực Base. Sau khi layout xong, em có thể đọc dữ liệu các thông số ký sinh này cùng với mạch nguyên lý để mô phỏng lại xem mạch điện có bị ảnh hưởng nhiều từ những yếu tố ký sinh này hay không.

+ DFT: đây là một kỹ thuật ở mức thiết kế mạch nguyên lý cho phép em có thể kiểm tra các mạch điện trong IC sau khi đã đóng gói. Thật không chính xác với ví dụ dưới đây nhưng anh nghĩ nó có thể giúp em hình dùng về mặt ý tưởng của DFT. Trong thiết kế của em, sau khi có mạch in và hàn linh kiện, thông tin về dòng điện ở cực Base ở trên là rất quan trọng, làm thế nào để em có thể kiếm tra được là ý nghĩ của DFT. Tức là, em có thể thiết kế một điện trở cực nhỏ nối tiếp với cực Base, điều đó cho phép em có thể đo điện áp trên điện trở đó.

+ DFM: (design for manufacturability): Anh chưa từng có kinh nghiệm làm việc với kỹ thuật này nên không biết phải trả lời em thế nào.

+ Còn về mô phỏng tĩnh, mô phỏng động: anh chưa rõ câu hỏi của em, em có thể đưa thuật ngữ tiếng anh lên được không.

Anh nhận thấy, em đang quan tâm tới thiết kế vật lý cho các mạch số vì em hỏi về những thuật ngữ như DRC, LVS, RVE, RCX, DFT, DFM, mô phỏng tĩnh, mô phỏng động. Theo anh, em thử liên hệ với anh Tony xem, anh nghĩ anh ấy sẽ cho em những câu trả lời tốt hơn anh nhiều.

Thân mến.

**hithere123** · 21-04-2010, 17:30

Cấu trúc và hoạt động cơ bản của MOSFET

Việc hiểu rõ các đặc điểm cấu tạo và nguyên tắc hoạt động của các linh kiện dùng trong thiết kế vi mạch tương tự đóng vai trò rất quan trọng. Trong các cuốn sách giáo khoa về “analog IC design” của các kỹ sư đồng nghiệp mình gặp, thì những trang sách cũ nhất, nhàu nhất luôn luôn là chương sách giới thiệu về mô hình MOSFET. Có thể những diễn giải tính toán điện áp ngưỡng, tính toán dòng diện Ids, . . . làm các bạn sinh viên nản lòng ở những lần đọc đầu tiên nhưng bằng kinh nghiệm của bản thân, mình có thể nói những kiến thức đó sẽ theo các bạn suốt hành trình làm việc về sau.

Dưới đây là 2 tài liệu mình nghĩ là có tính tham khảo tốt ở phần này

[1] Chương 3 khóa học “CMOS Analog IC Design Short Course” của giáo sư Phillip E.Allen mà minh đã giới thiệu ở bài viết số #45 cũng trong luồng thảo luận này
http://www.aicdesign.org/SCNOTES/200...2_20_06%29.pdf

[2] Một tài liệu tóm tắt những khái niệm chính khi nghiên cứu về MOSFET của giáo sư A. Mason
http://www.utdallas.edu/~bxb073000/S...T%20Basics.pdf

Ngoài ra tài liệu bài giảng khóa học EE140 của giáo sư Clark Nguyễn ở đại học Berkeley cũng rất đáng tham khảo
http://www.aicdesign.org/SCNOTES/200...2_20_06%29.pdf

Tóm lại, yêu cầu ở phần này là hiểu rõ các điều kiện thiên áp tại các cực của MOSFET hoạt động trong miền cut-off, tuyến tính (linear hoặc triode), và bão hòa (saturation); cũng như công thức tính toán dòng điện đối với các điệu kiện thiên áp đó. Hiểu rõ cấu trúc vật lý của MOSFET sẽ giúp các bạn xác định được nhiệt độ, kích thước vật lý kênh dẫn, và các yếu tố công nghệ chế tạo tác động như thế nào tới các đặc tính của linh kiện, giúp xác định dễ dàng worst-case cần mô phỏng của mạch điện sau này.

Thân mến.

**hungthientu** · 21-04-2010, 21:59

sorry anh hithere123 em nói nhầm:

PrimeTime :static timing analysis, constraint analysis for debugging

là khác thế nào với

H spice,P spice,T spice : circuit simulation

với Monte Carlo and FFT analyses

**hithere123** · 22-04-2010, 12:45

Nguyên văn bởi hungthientu Xem bài viết

sorry anh hithere123 em nói nhầm:

PrimeTime :static timing analysis, constraint analysis for debugging

là khác thế nào với

H spice,P spice,T spice : circuit simulation

với Monte Carlo and FFT analyses

Chào em,

Phân tích timing là một bước quan trọng, để hiểu tổng quan vị trí của bước này trong quá trình thiết kế IC số, em chịu khó đọc lại bài viết số #3, #7 trong luồng thảo luận “thiết kế IC số?”
http://www.dientuvietnam.net/forums/...ad.php?t=17173

Chi tiết thêm một chút, em có thể hình dung thế này. Trong một mạch số, tại bất kỳ một node nào chỉ tồn tại 2 trạng thái chính là 0 hoặc 1, tương đương với điện áp đất và điện áp nguồn và không có trạng thái nào có điện áp nằm giữa (Trừ khi điểm đó không có mạch nào điều khiển thì điện áp tại điểm đó là không xác định hay gọi là floating point).

Tuy nhiên, một tín hiệu trong thực tế ví dụ như xung clock khi chuyển từ 0 ->1 thì chắc chắn cần một khoảng thời gian để thực hiện việc chuyển đổi này. Bài toán đặt ra là: trong thời gian xung clock chuyển từ 0 -> 1 và tín hiệu đầu vào của một D Flip-flop cũng chuyển từ 0->1 (hay từ 1-> 0) thì đầu ra Q sẽ nhận giá trị nào?

Đối với thiết kế số, thông thường sẽ không chấp nhận điều này, và khi gặp trường hợp này ta có một “violation”. Để giải quyết, người ta quy định (mô tả) xung clock có khoảng thời gian chuyển trạng thái là bao nhiêu, khoảng thời gian +/- an toàn trước và sau khi xung clock chuyển trạng thái mà tín hiệu ở chân D không được chuyển trạng thái là bao nhiều,…

Phân tích timing là bước đọc thiết kế và kiểm tra các tiêu chuẩn quy đinh về timing của thiết kế có bị vi phạm hay không mà không cần quan tâm tới chức năng của mạch.

Prime Time là phần mềm dùng để thực hiện các tính toán về timing này. Tuy nhiên để phần mềm có thể thực hiện được thì người kỹ sư phải bảo cho phần mềm biết cần phải làm những gì, cái này gọi là viết constraint, tức là trong đó đưa ra các quy định và các chỉ dẫn. Ví dụ: clock là chân nào và có thời gian chuyển trạng thái max/min là bao nhiêu, khoảng thời gian an toàn max/min (setup, hold) là bao nhiêu, … cũng như thời gian trễ max/min của tín hiệu từ nguồn tới đích là bao nhiêu, …; Dữ liệu đầu vào (input) là chân nào, có thời gian trễ max/min là bao nhiêu; Dữ liệu đầu ra (output) là chân nào, . . .

Còn với họ SPICE thì chỉ có thể mô phỏng Monte Carlo được nếu model của linh kiện có hỗ trợ. Ví dụ khi thiết kế W và L của một mosfet là 4um và 8um nhưng kích thước thực tế trên silicon sẽ là 4um +/ delta và 8um +/- delta. Thông số delta này sẽ tuân theo quy luật ngẫu nhiên. Và nếu trong mô hình linh kiện mosfet có mô tả hàm ngẫu nhiên này thì mô phỏng Monte Carlo có thể hiểu đơn giản là phần mềm sẽ tự động mô phỏng n lần mạch điện với giá trị W,L +/- delta1, +/- delta2, . . . +/-deltan.

Còn FFT thì anh nghĩ đơn giản là khi em muốn xem tín hiệu của em ở miền tần số thì em click vào biểu tượng FFT trên màn hình dạng sóng của em, không biết là em định hỏi gì về FFT analysis này vì lý thuyết và ý nghĩa của chuyển đổi/phân tích FFT chắc chắn đã được dạy trong các trường đại học.

Thân mến.

**hithere123** · 23-04-2010, 17:58

Tổng kết tuần thứ hai

[1] Hiệu quả của chương trình:

- Số lượt đọc tuần thứ 2: 6550 - 6142 = 408 lượt đọc (/8 bài viết); Tuần 1: 124 lượt / 2 bài viết.

- Tổng số thành viên hướng ứng chương trình : 1 + 2 = 3 e-mail.

- Phản hồi về nội dung hoạt động tuần thứ 2:
+ 0 phản hồi góp ý về bài viết các linh kiện dùng trong thiết kế vi mạch tương tự (# 67).
+ 1 phản hồi cảm thấy có ích về bài viết cấu trúc và hoạt động cơ bản của MOSFET (#70).

- Nội dung thảo luận qua e-mail:
+ Trao đổi tài liệu chuyên ngành: đợi thư hồi âm về tài liệu đề nghị trao đổi.
+ Tính toán thiết kế layout khối điện trở hồi tiếp: Công thức tính toán R = Rvuông * (L/W); Chia điện trở thành những thanh có L và W giống nhau và layout theo kiểu ABAABA để đạt độ matching cần thiết.
+ Ảnh hưởng của ESR ký sinh trong thiết kế: PSRR và ổn định hệ thống hồi tiếp.
+ Các mô phỏng SPICE kiểm tra mạch điện thiết kế: mô phỏng transient và ac (.tran; .ac).

[2] Thông tin tổng hợp:

- Hội nghị chuyên đề VLSI: http://www.4s.vnuhcm.edu.vn/Organization.aspx quy tụ nhiều chuyên gia người Việt Nam trên thế giới, hy vọng sẽ có nhiều tin vui vào mùa hè này.

- Đến hẹn lại lên, hội thảo điện tử viễn thông 2010 cũng sẽ diễn ra trong mùa hè này
http://www.hut-icce.org/2010/ và VLSI sẽ được đề cập tới.

[3] Thư ngỏ và các phản hồi:

- Thư ngỏ: http://www.dientuvietnam.net/forums/...t=18379&page=7 (#63)

- Thảo luận hay:
http://www.dientuvietnam.net/forums/...ad.php?t=18379 (#4,#6)
http://www.dientuvietnam.net/forums/...t=18379&page=5 (#48)
http://www.dientuvietnam.net/forums/...t=18379&page=6 (#54, #59)

- Thông tin chú ý:
http://www.dientuvietnam.net/forums/...t=18379&page=7 (#66); Rất mong có bạn nào đó xác nhận điều “hy vọng” dưới đây.

Nguyên văn bởi tonyvandinh Xem bài viết

Hy vọng esilicon sẽ tiếp tục dùng các tài năng ở SDS cho thị trường ở Á Châu

Minh đưa thêm mục này vào các tổng kết cuối tuần, mục đích là hệ thống lại các bài viết và các thảo luận để mọi người tiện theo dõi về sau.

[4] Dự kiến hoạt động tuần thứ 3:

- Mô hình tín hiệu nhỏ

Chúc mọi người cuối tuần vui vẻ!

Thân mến.

**hithere123** · 26-04-2010, 14:20

Mô hình tín hiệu nhỏ

Trong tài liệu giới thiệu ở bài trước (#70),
http://www.aicdesign.org/SCNOTES/200...2_20_06%29.pdf
mô hình tín hiệu nhỏ đã được định nghĩa và được đề cập khá chi tiết từ trang 27 đến trang 33. Và khái niệm này cũng được nói đến trong môn học về kỹ thuật mạch điện tử, vậy bạn nào có thể cho biết thực chất (ý nghĩa) của việc nghiên cứu mô hình này là để làm gì không?

Và để củng cố thêm một chút về phần mô hình tín hiệu lớn và cấu trúc của MOSFET ỏ những bài trước minh cũng đưa ra một số câu hỏi như sau:
- Trong thực tế mosfet có 4 cực chính là cực máng (drain), cực nguồn (source), cực cửa (gate) và cực body. Cực body thường được nối với điện áp đất (với NMOS) hoặc nguồn (với PMOS). Có thể nối cực body này ở vị trí điện áp khác nguồn và đất như trên không? Nếu được thì khi nào mới nối được? Và cấu tạo gì đặc biệt?
- Giải thích trạng thái pinch-off?

Rất mong nhận được sự tham gia nhiệt tình của các bạn!

Thân mến.

P/S: Hôm qua mình vừa nói chuyện với một người bạn làm về micron thì công nghệ hiện nay đã tiến gần tới giới hạn kích thước hạt nơtron (hiện nay là 22nm sắp tới sẽ là 10nm_một transistor chỉ gồm vài hạt). Tuy nhiên các bạn yên tâm, nghiên cứu CMOS vẫn chưa lỗi thời đâu vì hàng tỷ USD đã được bỏ ra nhưng hiện tại vẫn chưa có công nghệ nào tốt hơn và rẻ hơn CMOS cả.

**hungthientu** · 29-04-2010, 14:35

mà anh hithere cho em hỏi chút ,em muốn thiết kế con ADC 8 bit (nó là quá nhiều linh kiện) theo phươngpháp biến đổi song song nhưng em muốn hỏi là bộ so sánh tín hiệu tương tự nên thiết kế sử dụng cmos loại gì và các chỉ tiêu kỹ thuật của nó ra sao ,nếu được mong anh hướng dẫn và có thể cho em xin một ít tài liệu
thank nhiều nhiều

Thông báo

Analog IC design

Comment

Comment

Comment

Comment

Comment

Comment

Comment

Comment

Comment

Comment

Comment

Comment

Comment

Comment

Comment

Về tác giả

Bài viết mới nhất