Dùng CPLD thiết kế đồng hồ điện tử

[zapa]

Em đang làm đồ án dùng CPLD của Xilinx để thiết kế đồng hồ điện tử hiển thị 6 led 7 đoạn,2 đèn giờ,2 đèn phút,2đên giây,có nút điều chỉnh phút giờ
Mong được sự giúp đỡ của các bác,
Em xin cảm ơn

[linhnc308]

Thiết kế các bộ đếm giờ phút giây. Nếu ai học BKHN thì trong đợt thực tập có làm mạch số cái này rồi, với FPGA cũng vậy vì đều là số, chỉ khác kia là các IC rời rạc còn đây tích hợp vao trong 1 con CPLD.
Đơn giản nhất là dùng thiết kế kiểu Schematic của ISE, còn không dùng VHDL để làm. Đơn giản thôi mà.

Thiết kế mạch chia tần tạo 1Hz, rồi lần lượt các bộ đếm 60 giây, 60 phút và 24h thế là OK (Hay đếm 12h và dung am/pm)

Chúc thành công!