[VN e-book project] Lập trình ... VHDL - Góc thảo luận

[PandaThanh]

Bac yesme@ co the goi cho e tai lieu duoc ko?

Lau qua moi vao lai trang nay!Mong bac yesme@ va bac Hao-hoa goi quyen sach do cho em voi duoc ko? Cam on nhieu nhe! ngtuongthanh@yahoo.com

Done !

[cristal_xtal]

bac yesme@ gửi cho em một bản nha
xtalmayal@yahoo.com
cám ơn bác trước

Done !

[FFGmember]

Vì em cũng bắt đầu tìm hiểu về VHDLBác Yesme gửi cho cả em nữa nhé. Thanks bác nhìu.

To: hdg.fet@gmail.com

Done !

[anh_hao_hoa]

Mấy anh/chị cho em hỏi,dùng HDL để mô tả phần cứng,có nhiều level,thông thường nhất là,behavioral,RTL,structural.
Structural: các components liên kết với nhau trực tiếp bằng các đường tín hiện thông qua các port -> synthesis được.

RTL(dataflow): Luồng tín hiệu đi qua các thực thể(entity) được thể hiện bằng các lệnh gán đồng thời,cấu trúc của thực thể không cần thiết được thể hiện trong mô hình này nhưng vẫn có thể ngầm hiểu -> synthesis được.

Behavioral: Trái ngược với 2 loại kia,phương thức hoạt động của một thực thể là một tập hợp những lệnh tuần tự có thứ bậc bên trong một tiến trình(process),không đề cập đến cấu trúc của thực thể mà chỉ chú ý đến phương thức hoạt động -> Nghe nói một số tool cố gắng tổng hợp level này nhưng không biết kết quả ra sao?

-Trong thực tế,ví dụ,thiết kế một bộ UART(đề cập trong cuốn sách VHDL Coding Styles and Methodologies),người ta dùng level behavioral,trong trường hợp nào thì mình dùng level nào thích hợp?behavioral không tổng hợp được,nó chỉ được dùng để verify hay còn có ý nghĩa nào khác?

-Trong 2 level structural và RTL,mình nên sử dụng level nào là thích hợp nhất (thời gian,tối ưu,sự dễ dàng ...) để thực thi phần cứng?

-ModelSim mô phỏng dựa trên điều gì? mô phỏng trực tiếp từ code hay tạo file netlist rồi mô phỏng dựa trên đó,nếu có thì file netlist nằm ở đâu(trong cửa sổ dataflow?)?

-Có thể suggest mộ số tài liệu về VLSI được không(sách giấy,tiếng anh,nếu có ở trường dhbktphcm thì tốt quá)?

bác nào biết giúp em một tay.
thanks

[yesme@]

Mấy anh/chị cho em hỏi,dùng HDL để mô tả phần cứng,có nhiều level,thông thường nhất là,behavioral,RTL,structural.

Structural: các components liên kết với nhau trực tiếp bằng các đường tín hiện thông qua các port -> synthesis được.

Đúng vậy !

RTL(dataflow): Luồng tín hiệu đi qua các thực thể(entity) được thể hiện bằng các lệnh gán đồng thời,cấu trúc của thực thể không cần thiết được thể hiện trong mô hình này nhưng vẫn có thể ngầm hiểu -> synthesis được.

Đúng vậy !

Behavioral: Trái ngược với 2 loại kia,phương thức hoạt động của một thực thể là một tập hợp những lệnh tuần tự có thứ bậc bên trong một tiến trình(process),không đề cập đến cấu trúc của thực thể mà chỉ chú ý đến phương thức hoạt động -> Nghe nói một số tool cố gắng tổng hợp level này nhưng không biết kết quả ra sao?

Có nhưng thường thì không đạt được sự tối ưu.

- Trong thực tế,ví dụ,thiết kế một bộ UART(đề cập trong cuốn sách VHDL Coding Styles and Methodologies),người ta dùng level behavioral,trong trường hợp nào thì mình dùng level nào thích hợp?behavioral không tổng hợp được,nó chỉ được dùng để verify hay còn có ý nghĩa nào khác?

Behavioural level hay System level thường dùng để tiết kiệm thời gian trong việc mô tả một thiết kế. Mô tả ở mức hệ thống này thường hiệu quả trong việc mô phỏng (simulation) và kiểm tra (verification). Khi một thiết kế có triển vọng ở mức hệ thống thì người ta sẽ viết lại code ở mức RTL => synthesisable. Ngoài ra người ta cũng có thể mô phỏng kết hợp nhiều mức thiết kế một lúc. Ví dụ: mô đun A gồm có các mô đun nhỏ A1, A2, ..., An. Trong đó mô đun Ai có thể là netlist, mô đun Aj có thể là RTL và mô đun A (mô đun mẹ) có thể được viết ở mức mô tả hệ thống. Việc kết hợp nhiều mức mô tả nhằm mục đích giảm thời gian thiết kế một sản phẩm, giảm độ phức tạp của thiết kế,...

-Trong 2 level structural và RTL,mình nên sử dụng level nào là thích hợp nhất (thời gian,tối ưu,sự dễ dàng ...) để thực thi phần cứng?

Thông thường người thiết kế chỉ cần viết code ở mức RTL (register-transfer-level) và công cụ tổng hợp (synthesis) sẽ tổng hợp thành netlist. Việc viết code ở mức gate chỉ dùng trong những trường hợp đặc biệt - khi trình tổng hợp không thể tối ưu đoạn code RTL.

-ModelSim mô phỏng dựa trên điều gì? mô phỏng trực tiếp từ code hay tạo file netlist rồi mô phỏng dựa trên đó,nếu có thì file netlist nằm ở đâu(trong cửa sổ dataflow?)?

ModelSim phỏng dựa vào mô tả của bạn: giá trị của các biến, các tín hiệu,... chưa tới mức netlist (chỗ này mình sẽ xem lại).

- Có thể suggest mộ số tài liệu về VLSI được không(sách giấy,tiếng anh,nếu có ở trường dhbktphcm thì tốt quá)?

Cái này sẽ trả lời sau nhé !

bác nào biết giúp em một tay.
thanks

[anh_hao_hoa]

Hay quá,cám ơn anh yesme@,nếu có thời gian xem lại&trả lời giúp em mấy câu hỏi còn lại.

[phanbobo]

Anh yesme@ gửi em một cái nhé?
mail : phanbobo@yahoo.com

Done ! (by Yesme@)

[phucthinhel]

Sao mấy bác không đóng gói thành một file PDF để anh em tiện cho việc hoc nhỉ ?

[thaithutrang]

Theo em, anh Y làm như vậy là hợp lý.Bởi nếu ai đó cần chỉ việc save as là được.
Làm như trên, sẽ kích thích được sự ham học hỏi của thành viên, vì mỗi ngay lên học một ít. Hơn nữa, anh cũng ko đủ thời gian và hứng để làm thành 1 pdf post lên diễn đàn

[phucthinhel]

Lỡ nhưn người ta không có thời gian thì sao ? nếu mà đang bận thì cái này cũng được nhưng mà khi viết xing rồi thì nên đóng gói lại thành tốt file gọn nhẹ nữa ! lưu truyền trong dan gian nhanh hơn . Với lại in ra dở tốn giấy hơn , chuyên nghiệp hơn !

[c828]

Chào các Bác! Thấy các Bác thảo luận sôi nỗi quá và đúng là một không khí học tập rất hào hứng
Các bác có thể chia sẽ cho tui một số tài liệu về chủ đề này không
Mail: tomlep84@yahoo.com
Cám ơn nhiều

[linh_elec]

Cac Bac co sach roi vui long cho to xin duoc chu !!!

linhtranpctvn05@yahoo.com

Thanks.

[yesme@]

Nếu có bản tiếng Việt rồi thì mọi người mua đọc vậy. Project này sẽ thực hiện sau vì dạo này mình cũng không có thời gian. Xin lỗi những ai quan tâm!

[conlulu]

Anh yesme gởi cho em nữa nha chothuem2000@yahoo.com

[yesme@]

Các bạn download ở đây:
http://rapidshare.de/files/25026296/vhdlcoding.zip.html