Cho em hỏi về Synchronous (single clock) FIFO, em phải thiết kế cái đấy bằng Verilog

[nioki]

Các bác cho em thêm thông tin về cái Synchronous (single clock) FIFO là thế nào, em phải thiết kế cái đấy bằng Verilog nhưng ko hiểu về cái đấy thì làm sao viết được. Cảm ơn các bác!

[tonyvandinh]

FIFO (first in, first out) dịch là vô trước, ra trước. FIFO có công dụng để dung hòa độ chạy của 2 hệ thống. Khi 2 hệ thống chạy không lệ thuộc vào nhau thì cần một chỗ chứa để dung hòa. Một ví dụ cụ thể là bình nước. Bỏ nước vô bằng cách pump từ giếng lên. Khi nước tới độ cạn thì pump tự động bật lên, khi đầy thì tự động tắt. Đường ra là lấy nước để tắm, giặt dũ, vân vân.

Muốn làm FIFO, bạn phải biết:
1) Độ chứa - dung tích của bình nước
2) Mực độ cạn - Empty
3) Mưc độ đầy - Full

Giả sử dung tích là 100, độ cạn là 10 và độ đầy là 90. Khi bỏ nước vô thì đếm lên. Khi lấy nước ra thì đếm xuống. Khi đầy thì không cho bỏ thêm nước vô. Khi cạn thì không cho nước ra. Bạn cứ theo phương cách này mà viết Verilog nhé. Chúc thành công

Tony