Analog IC design

[ninhhv]

Em đã chính thức bắt đầu theo học mảng analog design, rất mong nhận được sự giúp đỡ của các bác

Chào mừng bạn davinci1207 đã đến thế giới của analog IC design. Hy vọng bạn sẽ tìm được nhiều thông tin bổ ích tại đây.
Regards.
ninhhv

[ngoclinh_xl]

Chào mọi người,
Mọi người có nghĩ việc tích hợp DCDC convertor lên RF chíp là mạo hiểm không ?
Rgs,

[htname]

Bây giờ mới đọc được bài viết này, rất hay.

[hithere123]

anh trả lời linh ở luồng kia rồi nhé

[ngoclinh_xl]

anh trả lời linh ở luồng kia rồi nhé

Hi Bác Hithere123,
Em thử giải thích như thế này bác xem có hợp ý không nhé ,
DCDC converter inductor base bao gồm chỉ 2 MOS công suất đóng ngắt luân phiên. Để đạt hiệu suất cao thì kích thước 2 mos này phải lớn ( tương đường Ron phải nhỏ ). Mos kích thước lớn khi đóng ngắt theo xung clock sẽ tạo ra các spike nhiễu lớn gây nhiễu lớn lên đế ( die ) chứa RF module. Ngoài ra nó còn tiềm tàng nguy cơ bị latch up càng lớn nếu cách lý không tốt. Còn với DCDC converter SC, muốn đạt hiệu suất lớn thì topo nên có interleave lớn ( tức nhiều mos đóng ngắt ), càng nhiều mos đóng ngắt thì mos đóng ngắt càng nhỏ lại và spike gây nhiễu lên đế càng nhỏ. Bác xem giải thích như vậy có đúng ý bác không ?

Còn việc nữa em nhờ bác là có một trường hợp em làm LDO capless mà tải của nó là LNA, PA, PLL analog... mỗi tải 1 LDO capless. Nhưng người ta không có yêu cầu về transient respond. Thậm chí người ta không quan tâm tới nó lắm. Không biết các tải ở trên có yêu cầu chặt chẽ về transient respond ( load respond ) không bác ? Các tải ở trên hoạt động tần số cao nhất là 10Ghz,

Trân trọng!
Linh,

[hithere123]

Vấn đề nhiễu thì cứ switching là nhiễu rồi, dòng càng lớn thì càng mệt, không cứ gì SC hay inductor. Cứ có Pin out là có inductor ký sinh của bond wire nên kiểu gì cũng nhiễu. Muốn tích hợp low noise thì phải cách ly, nhưng cost sẽ tăng vì tự nhiên thêm vài mask cho phần isolation. SC anh nói tích hợp tốt là có ý công suất thấp, ví dụ làm SC đưa từ 2.5V xuống 1.2V và dòng tải là 5mA thôi thì dùng SC cho đơn giản + tiết kiệm PIN do tích hợp hết trong chip.

Còn capless LDO em nói thì có một đặc điểm khác với LDO thông thường là chúng ta biết trước tải. Vì vậy thiết kế sẽ đơn giản hơn nhiều, chỉ việc lấy profile của load lắp vào rồi chạy mô phỏng thấy ổn là được, quanh đi quẩn lại thì chỉ có trường hợp tải thay đổi từ sleep mode lên active mode, sleep lên standby mode, hoặc standby mode lên active mode, ... thồng thường mấy thông số này có trong load regulation rồi, ví dụ +/- 10% thì khi en lắp load profile vào mà output ko chệch ra khỏi khoảng 10% đó là ổn.

[ngoclinh_xl]

Chào bạn Dvietd207,

Tớ không làm về ESD nên có thể nhiều chiêu đặc biệt tớ cũng không biết hết nhưng tớ thấy mạch bảo vệ ESD trên thực tế mà tớ biết chỉ sử dụng diode và điện trở để bảo vệ như tớ nói. Nhân đây tớ giới thiệu với các bạn một kinh nghiệm thực tế mà tớ biết. Ngày trước có một project mà bên tớ từng làm gắn trực tiếp die lên board để test (không có package). Sau khi kiểm tra thì hầu hết các die đều đã chết. Lúc đầu bọn tớ cũng chưa biết vì sao hóa ra là do ESD mặc dù đã có thiết kế ESD rồi. Nguyên nhân là do khi hàn die lên board người ta không hàn theo thứ tự các chân phù hợp. Khi hàn die lên board trước hết vào ground tất cả sau đó hàn các ground pad từ die lên board trước tiên. Sau đó thì hàn đến các power pad. Cuối cùng mới hàn đến các chân tín hiệu. Nếu như hàn các chân tín hiệu trước thì có thể bị ESD chết ngay lúc đó. Tớ nghĩ đây là một kinh nghiệm hay với mọi người.

Nếu bác làm ESD đúng thì hàn chân nào trước chân nào sau chíp cũng không die được. Em đoán bên bác làm thiếu clamp rồi.

[songthan]

có bác nào làm về memory không ạ. chia sẻ kinh nghiệm cho bọn em học hỏi với ạ

[vietran2708]

E Chào các bác. Có bác nào có tài liệu về các loại PAD (digital,analog,IO) cho e xin với ạ.Càng chi tiết càng tốt.e cám ơn

[songthan]

Sau bao thăng trầm của năm tháng , bác nào còn theo vi mạch nữa k ạ ?

[nguyendinhvan]

Theo cái nghề thiết kế vi mạch này là khá mạo hiểm .

[songthan]

Theo cái nghề thiết kế vi mạch này là khá mạo hiểm .

Bác Van chia sẻ , phân tích thêm với em và mọi người lí do đi ạ . Cảm ơn bác

[nguyendinhvan]

Bác Van chia sẻ , phân tích thêm với em và mọi người lí do đi ạ . Cảm ơn bác

Hi !
Bạn muốn khẳng định mình trong xã hội . Bạn phair làm được nhiều thứ , làm được những thứ quan trọng , nhiều người cần .
Trong khi đó nghề thiết kế IC thì ngược lại .
XH cần nhiều loại IC thật .
Nhưng người cần dùng tới bạn chỉ .... một ... vài người thôi . Và nhu cầu của họ cũng chỉ cần tới 1 vài người .
Tức là số đơn vị ... cty sản xuất thiết kế IC chỉ có .... hình như là mỗi một thì phải .
Khác nào bạn đi thi Hoa hậu .
Làm thiết kế IC . Bạn phải am hiểu cực sâu . Bạn cần ít nhất 10 15 năm tu luyện . Nếu khi bạn thành tài , mà vấn đề Nhân sự không thuận . Coi như đời bạn đi tong luôn . Hoặc là bạn đi làm việc khác nếu còn sức , hoặc đi làm xe ôm .
Còn vươn ra nước ngoài làm việc ?
Oih !!
Không thể bì được với người nước ngoài . Họ được học tập đào tạo tốt hơn rất nhiều .

Cho nên phaỉ học thứ gì mà sau này . Không làm ở cty này thì làm cty khác . Không làm với ông này thì làm với ông khác . Không làm chỗ này thì làm chỗ khác . Không làm sản phẩm này thì làm sản phẩm khác . Thế mới được .

[hithere123]

Bác nguyendinhvan có cái nhin bi quan nhỉ?

Vi mạch cơ bản thì nó cũng là một nghề thôi. Hiện tại ở Việt Nam đang rất thiếu nhân sự lĩnh vực này nên tình hình đang rất thuận lợi cho các bạn có ý định học về lĩnh vực này.

[nguyendinhvan]

Bác nguyendinhvan có cái nhin bi quan nhỉ?
Vi mạch cơ bản thì nó cũng là một nghề thôi. Hiện tại ở Việt Nam đang rất thiếu nhân sự lĩnh vực này nên tình hình đang rất thuận lợi cho các bạn có ý định học về lĩnh vực này.

Cũng tùy . Học thì bây giờ môn gì cũng thuận lợi cả .... .
Thậm chí trường chỉ yêu cầu ghi tên , đóng học phí đủ là sẽ ... có bằng tốt nghiệp . ......
Vấn đề là sau này đi làm ấy .

Tôi là tôi không có ... buôn niềm tin , bán hy vọng .