[Help] cần giúp đỡ về Flip FLop JK
Collapse
X
-
-
đề bài : 1 mạch dãy LOGIC được sử dụng để kiểm tra TÍNH CHẴN LẺ của 1 dãy dữ liệu nhị phân liên tục được đưa đến đầu vào . Nếu số chữ số 1 nhận được là lẻ thì mạch sẽ đưa ra tín hiệu ra là Z = 1. Nếu 2 chữ số 0 liên tiếp ở đầu vào thì mạch sẽ quay trở lại trạng thái ban đầu và lại bắt đầu kiểm tra dãy dữ liệu mới.
Thiết kế mạch thực hiện chức năng đó . HELP M,E ! mình sắp phải nộp bt lớn rồi
!
Comment
-
Ae cho mình hỏi mạch chốt cơ bản dùng 2 cổng NAND k có cổng điều khiểnNguyên văn bởi viboyth.haui Xem bài viếtTrên mạng thiếu gì bạn:
JK=00 => Q giữ nguyên trạng thái cũ
JK=01 => Q về mức 0
JK=10 => Q về mức 1
JK=11 => Q bị đảo trạng thái
lập bảng trạng thái xác định được: Q2=notQ1.J +Q1.notK
với notQ1= Q1 đảo,notK= K đảo
có phải là s=r=0 ngõ ra không đổi
s=1 r=0 thì Q=0, Q đảo=1
s=0 r=1 thì Q=1, Q đảo= 0
s=r=1 cấm
Từ mạch cơ bản đó mà ra mạch FF RS, từ FF RS ra FF JK khác nhau ở trạng thái cấm
Mình vẽ và phân tích mạch cơ bản trên thấy nó cứ ngược với KQ của bạn đưa ra là sao nhỉ
mình thấy s với Q luôn ngược nhau mà
Có lẽ mình xem tài liệu mỗi chỗ ký hiệu 1 khác nên cứ lộn tùng phèo hết cả lên
cho mình hỏi là r,s vào con nand nào tương ứng với ngõ ra Q và Q đảo vậyLast edited by delete; 03-10-2014, 12:45.Đời bể khổ :
Comment
Bài viết mới nhất
Collapse

Comment