cho hỏi về verification

[levan8421]

mình đang học IC design, đi theo hướng verification.
KO biết có phần mềm nào hỗ trợ cho việc này ko bạn đó ko ban?
Hiên mình đang dùng quartus II và modelSIm nhưng 2 cái này hình như ko hỗ trợ viết testbench!
Xin cám hơn!!!

[jefflieu]

Theo mi`nh biet Verification la` ca? mot methodology, dai khai la` lam the na`o de verify chip nhanh va` cover duoc tat ca cac lo^~i. Co`n luc implement hoac code thi cung chi la` Verilog va` VHDL. Verilog thi` co' System verilog thuan tien cho viec verification hon, ko hieu y' ban ho tro viet testbench la nhu' the na`o ... hehe ko biet la` co' con tro lai day ko ...

[romaprince]

Verification là một phần quan trọng của thiết kế vi mạch ngày nay thường thì chiếm đến 70% thời gian dành cho một dự án.

Quartus không hỗ trợ Testbench nhưng Modelsim thì có, bạn xem kỹ phần hướng dẫn của Modelsim có một tutorial về phần này.

Ngoài Modelsim bạn có thể dùng ActiveHDL của hãng Aldec cũng là một phần mềm mô phỏng vi mạch mạnh và dễ dùng. Download tại đây nè :

http://isharevn.com/forum/showthread.php?t=847

Ngoài ra tại Site trên tôi cũng có upload một báo cáo của tôi về phần mềm Synopsys VCS mà tôi đã từng dùng.

[romaprince]

Theo mi`nh biet Verification la` ca? mot methodology, dai khai la` lam the na`o de verify chip nhanh va` cover duoc tat ca cac lo^~i. Co`n luc implement hoac code thi cung chi la` Verilog va` VHDL. Verilog thi` co' System verilog thuan tien cho viec verification hon, ko hieu y' ban ho tro viet testbench la nhu' the na`o ... hehe ko biet la` co' con tro lai day ko ...

Hiện tại vẫn chưa nhiều hãng chuyển qua dùng SystemVerilog để thiết kế và mô phỏng mạch số. Nhiều hãng đang hoạt động ở Việt Nam vẫn dùng Verilog chủ yếu : Renesas hay AMCC chẳng hạn.

[tonyvandinh]

Hiện tại vẫn chưa nhiều hãng chuyển qua dùng SystemVerilog để thiết kế và mô phỏng mạch số. Nhiều hãng đang hoạt động ở Việt Nam vẫn dùng Verilog chủ yếu : Renesas hay AMCC chẳng hạn.

Ban co the dung Certe cua Mentor Graphics de thuc hanh system Verilog testbench le hon

http://www.mentor.com/products/fv/certe/

Neu ban biet ranh ve systemC, ban co the viet systemC wrapper cho RTL DUT (Design Under Test), dung TLM FIFOs de doi tu time toi untime roi dung C/C++ cho testbench.

Ban co the tim hieu them ve OVM (Open Vẻification Methodology)
http://www.mentor.com/products/fv/me...ogies/_3b715c/

Du~ng