FPGA bài tập

[thaibmt]

Mình đang thiết kế 1 con counter đếm lên và xuống. Kết quả nó báo lỗi như sau. Ai biết chỉ giúp với.
Đã test trong Modelsim ok

[thaibmt]

module Counter( Clk, Enable, Reset, Up_Down, Counter);
input Clk;
input Enable;
input Reset;
input Up_Down;
output [3:0] Counter;
reg [3:0] temp = 4'h0;//neu dem xuong thi no tu set ve 4'hF trong cu phap if row 40
always @( posedge Clk or posedge Reset)
if (!Reset)
begin
if (Enable)
begin
if (Up_Down)//dem len thi Up_Down = 1
begin
if (temp == 4'hF) temp <= 4'h0;
else temp <= temp + 1;
end
else
begin
if (temp == 4'h0) temp <= 4'hf;
else temp <= temp - 1;
end
end
end
else
begin
if (Up_Down) temp <=4'h0;
else temp <= 4'hf;
end
assign Counter = temp;
endmodule

Đây là đoạn code của nó, ai rành chỉ giúp với. Email tới thaibmt@yahoo.com. Thanks!