testbech verilog

[vietran2708]

xin chào các bác!
bác nào có ví dụ về 1 chương trình và testbenh hoàn chỉnh dùng verilog cho e xin với để em xem cấu trúc của nó.
mô phỏng bằng model sim hoặc Isim của xilink đều được ạ,có hướng dẫn chút về phần mô phỏng bằng isim thì càng tốt ạ.Nhưng quan trọng nhất vẫn là cấu trúc của phần testbench khi viết 1 chướng trình cụ thể ạ.
em cám ơn!

[jefflieu]

Bạn download Ex2.zip này về:
Ex2.zip

Mở modelsim, vào cho tcl command

#cd Ex2
#vlib work
#vlog counter.v
#vlog counter_tb.v
#vsim counter_tb

Xong sẽ thấy cái tab "sim" như trong hình, chọn các tín hiệu muốn xem waveform, băm Ctrl-W ...

rồi trở lại command line

#run 20 us

[vietran2708]

cám ơn a nhiều!

[vietran2708]

cám ơn a nhiều!

[vietran2708]

a xem lại cho e cái file đính kèm với,không có gì ở trong,nếu gửi bị lỗi thì a gửi thằng vào mail cho e với :vietran2708@gmail.com

[jefflieu]

Keke ... sorry ... đây: Ex2.zip