hefp me!

**jefflieu** · 11-07-2009, 00:08

Thuật toán này vô cùng hay.... từ một chuoi 0 1 input, đầu tiên người ta mã hóa thành một chuỗi khác (dùng convolution coding thì phải) ... trong khi truyển dữ liệu ... sẽ có sai sót, sau đó dùng thuật toán này decode vể chuỗi ban đầu bằng cách maximum likelyhood (khả năng xảy ra lớn nhất).
http://en.wikipedia.org/wiki/Viterbi_algorithm

... sao mà làm cái này vậy?

**hungthientu** · 13-07-2009, 16:53

Nguyên văn bởi jefflieu Xem bài viết

Thuật toán này vô cùng hay.... từ một chuoi 0 1 input, đầu tiên người ta mã hóa thành một chuỗi khác (dùng convolution coding thì phải) ... trong khi truyển dữ liệu ... sẽ có sai sót, sau đó dùng thuật toán này decode vể chuỗi ban đầu bằng cách maximum likelyhood (khả năng xảy ra lớn nhất).
http://en.wikipedia.org/wiki/Viterbi_algorithm

... sao mà làm cái này vậy?

cảm ơn bạn nha mình đang đọc nhưng vẫn chưa hiểu lắm
nếu có giải thuật bằng VHDL hay Verilog thì càng hay
hehe

**FPGA_newbie** · 14-07-2009, 07:27

Nguyên văn bởi hungthientu Xem bài viết

cảm ơn bạn nha mình đang đọc nhưng vẫn chưa hiểu lắm
nếu có giải thuật bằng VHDL hay Verilog thì càng hay
hehe

Bó tay với ông này.
Đọc giải thuật trình bày bằng ngôn ngữ tự nhiên còn chưa hiểu mà lại đòi giải thuật trình bày bằng HDL

**jefflieu** · 14-07-2009, 23:26

Nguyên văn bởi FPGA_newbie Xem bài viết

Bó tay với ông này.
Đọc giải thuật trình bày bằng ngôn ngữ tự nhiên còn chưa hiểu mà lại đòi giải thuật trình bày bằng HDL

Thumb up

...
Nghe ông kia là biết lờ ươi lươi huyền lười.

**hungthientu** · 19-07-2009, 21:57

mình vừa mới tìm được nó ,ở đây:

Home :: OpenCores

http://www.opencores.org/?do=project&who=vhcg

cores, VHDL, Verilog HDL, ASIC, Synthesizable, standard cell, IP, Intellectual Property, 32-bit RISC, UART, PCI, SDRAM, full custom, system on a chip, SOC, reusable, design, development, synthesis, designs, developers, C, Linux, eCos, open, free, open source cores, RTL code, system-on-a-chip, circuits, digital, GNU, GPL, core, controller, processor, system design, chip design, EDA, design methodology, design tools, ASICs, programmable logic, FPGA's, PLDs, CPLDs, verification, Synthesis, HDL, Simulation, IC design software, semiconductor design, integrated circuits, system designs, chip designs, EDAs, design methodologies, design tool, ASIC, programmable logics, FPGA, PLD, CPLD, Synthesis, circuit, Synopsys, system design, chip design, programmable logic, FPGA's, PLDs, CPLDs, verification, Simulation

hefp me!

hefp me!

Comment

Comment

Comment

Comment

Comment

Về tác giả

Bài viết mới nhất