thiết kế vi mạch với cadence

[huuhoang]

chào mọi người có vẻ topic vlsi này không có nóng lắm,nhưng thiết kế vi mạch là lĩnh vực mới ít có topic nào thực sự nó về thiết kế vi mạch cả,mình mong mở ra topic này để anh em vào đây tham khảo cũng như chia sẻ kinh nghiệm của mình để cho những ai chưa học và đang học có thể tiếp thu nhanh hơn.Chân thành mong sự giúp đỡ của mọi người để cùng nhau học tập và nghiên cứu.Thân

[laptrinhc++]

Các chuyên gia hay các kỹ sư đã nghiên cứu qua vấn đề này có thể chia sẻ tài liệu và chia sẻ những kinh nghiệm để cho anh e trên diễn đàn học hỏi được ko?

[jefflieu]

chào mọi người có vẻ topic vlsi này không có nóng lắm,nhưng thiết kế vi mạch là lĩnh vực mới ít có topic nào thực sự nó về thiết kế vi mạch cả,mình mong mở ra topic này để anh em vào đây tham khảo cũng như chia sẻ kinh nghiệm của mình để cho những ai chưa học và đang học có thể tiếp thu nhanh hơn.Chân thành mong sự giúp đỡ của mọi người để cùng nhau học tập và nghiên cứu.Thân

Theo mình biết thì thiết kế VLSI có phần Timing-Closure và phần Layout khác nhiều so với FPGA. Bạn làm về VLSI chưa? Ngoài ra không biết thiết kế VLSI và thiết kế FPGA còn khác nhau ra sao?