Thiết kế module đọc/ghi file Bitmap bằng Modelsim

**phuongnhoc** · 04-08-2011, 09:34

ModelSim là tool dùng để mô phỏng mà. Sao dùng để thiết kế được

**danbeo85** · 10-08-2011, 11:40

@edgar.bmt: Bạn nên tham khảo:
1) Cách viết TCL script để chạy modelsim bằng lệnh (nên tham khảo cách dùng tcl script)
2) Cách ghi đọc File trong verilog HDL hoặc VHDL (ghi và đọc từng byte)
3) Cấu trúc file bitmap

Thông thường bạn có thể làm theo cách sau:
1) Dùng TCL đọc File bitmap tạo file dữ liệu cần thiết (các khung ảnh đơn sắc)
2) Dùng Verilog / VHDL đọc các file ảnh đơn sắc trong quá trình mô phỏng
3) Dùng Verilog / VHDL tạo các file ảnh đơn sắc mới (dữ liệu ngõ ra)
4) Dùng TCL ghép các khung ảnh đơn sắc lại thành file bitmap hoàn chỉnh (có thể dựa vào thông tin của file ảnh gốc ban đầu)

Chú ý: Để tăng tốc độ bạn có thể sửa dụng C/C++ tạo chương trình tách file bitmap và ghép file bitmap. Sau đó dùng tcl gọi chương trình này ra để chạy (sử dụng lệnh gọi các lệnh hệ thống trong tcl scripts)

BẠn có thể tham khảo các lệnh tcl riêng của modelsim nha

Chúc bạn thành công!

**phuongnhoc** · 16-08-2011, 11:03

Verilog có hỗ trợ các hàm để đọc ghi file dùng trong khi viết Test bench:

Open file:
$fopenr("[part]")
$fopenw("[part]")
$fopena("[part]")

Read file

$fgetc(file);
r = $fgets(string, n, file);
r = $gets(string);

Write File:
r = $fputc(stream, char);
...

Bạn có thể tham khảo thêm theo link sau:

http://larc.ee.nthu.edu.tw/~lmdenq/doc/fileio.htm

Checking your browser

http://www.edaboard.com/thread58699.html

Whats New in Verilog 2001 Part-III

http://www.asic-world.com/verilog/verilog2k3.html