Thắc mắc người mới học verilog

[phamhiepst]

Mọi người cho mình hỏi.
Công dụng của hàm always @ là gì? Khi nào sử dụng always? Khi có always phần cứng hoạt động thế nào?
Mình thấy cùng 1 bài toán nhưng có người thường sử dụng always, một số khác thì không. Không rỏ có sử khác biệt nào về cách thức hoạt động bên trong?
THANKS

[tonyvandinh]

Mọi người cho mình hỏi.
Công dụng của hàm always @ là gì? Khi nào sử dụng always? Khi có always phần cứng hoạt động thế nào?
Mình thấy cùng 1 bài toán nhưng có người thường sử dụng always, một số khác thì không. Không rỏ có sử khác biệt nào về cách thức hoạt động bên trong?
THANKS

Bạn nên mở thread này ở khu "ASIC/FPGA" thì hợp lý hơn.

always @ cũng giống như process ở bên VHDL. Khi dùng "always @", thường thì phải cung cấp dữ kiện hoạt động (sensitivity list). Nếu mọi đường vào đều ở trong "sensitivity list" thì phần cứng sẽ chỉ là "combinational logic" (không có register). Trong trường hợp này, bạn cũng có thể dùng "assign", không cần phải dùng "always @". Nhưng đôi lúc người ta vẫn dùng "always @" để diễn đạt thiết kế theo ý thích cá nhân. Nếu chỉ có xung clock trong "sensitivity list", thì mọi năng động sẽ xẩy ra và đường ra sẽ được đăng ký (registered) tại cạnh dùng của xung clock. Reset sẽ được dùng như những signal thường. Nếu bỏ reset vô "sensitivity list" thì reset sẽ được dùng cho async reset (không lệ thuộc vào xung clock).

Bạn theo link dưới đây để tham khảo thêm:
http://www.asic-world.com/verilog/veritut.html