Analog IC design

[ngoclinh_xl]

Chào bạn ngoclinh_xl;



Nếu không có yêu cầu gì đặc biệt, Power mosfet cũng giống một mosfet bình thường như những mosfet khác có trong công nghệ đó. Nhiệm vụ của nó là chuyển tải power từ nguồn tới đầu ra hay nói cách khác dòng điện đi qua nó có thể lên tới xxxmA hoặc cao hơn nên nó có kích thước W rất rất to và L rất rất bé so với các linh kiện khác trong mạch.



Bạn vào đây http://www.dientuvietnam.net/forums/...79/index4.html bài số 32 (post #32). Nếu có gì không hiểu thì chúng ta trao đổi tiếp.

Thân mến,

Chào bác Hithere!
- Thật sự đến h em vẫn chưa biết mạch LDO dùng để làm gì, ứng dụng gì trong IC design?.
- Nguyên lý thiết kế của mạch LDO như ở tài liệu bác đính kèm trong #32 có Vout phụ thuộc Vin. Trong khi IC ổn áp 7805 có Vout độc lập với Vin. Bác có ý kiến gì không?
- Thư viện 90nm của em, em lấy con Hight voltage MOS , em kéo W của nó rộng thêm nhưng bị thông báo là W bị limited ở 30um. h phải làm sao hả bác?

thank bác

[thuclh]

Chết thật, có lẽ bạn ngọc linh đã bỏ quên không đọc phần giơi thiệu môn lí thuyết mạch và môn thông tin và xử lý thông tin rồi nhé. Mình cố gang nhớ lại và giải thích cho bạn từng phần một, :d.
1. Vai trò của LDO (cũng như vai trò của các nguồn ổn áp).
Bạn dùng ổn áp, bởi vì bạn muốn ổn định điểm làm việc tĩnh của linh kiện điện tử (thiên áp). Tại điểm làm việc tĩnh đó bạn có thể hiểu được hành vi linh kiện điện tử ít nhất trên hai phương diện đã được nghiên cứu rất kỹ từ trước:
- Đáp ứng của linh kiện tử với các tín hiệu biến đổi chậm (sơ đồ tín hiệu lớn). Thực chất của quá trình này là nghiên cứu phản ứng của linh kiện khi có sự dịch chuyển về điểm làm việc tĩnh bởi các yếu tố như nhiệt độ, biên độ, độ lớn tín hiệu lối vào (các hiện tượng trôi ... ). Tại sao phải nghiên cứu về nó? Bời vì mỗi điểm làm việc nằm trong miền nhất định (tuyến tính, bão hòa ..). Ở mỗi miền linh kiện thể hiện một đặc tính tối ưu, ra khỏi miền thì sẽ khác. Ra khỏi miền, đặc tính linh kiện vượt khỏi điều bạn mong muốn.
- Đáp ứng linh kiện điện tử với các tín hiệu biến đổi nhanh (sơ đồ tín hiệu nhỏ): Biến đổi là đặc tính của "thông tin". Thông tin không thay đổi là thông tin có entropy bằng 0, tức là nó chả mang thông tin gì hết, phải không nào. Hoặc tín hiệu biến đổi theo chu kỳ đoán định trước cũng không mang giá trị. Như vậy thông tin có thể nằm trong tín hiệu thay đổi không đoán định trước. Bạn cần phải hiểu được đáp ứng của linh kiện điện tử với biến đổi tín hiệu để giải mã ngược thông tin ẩn chứa trong đó. Trong trường hợp này bạn càng cần phải ổn định điểm làm việc tĩnh. Bởi điểm làm việc tĩnh thay đổi thì đáp ứng của linh kiện cũng thay đổi.
Chẹp, nói dông nói dài thế để bạn hiểu được vấn đề cốt lõi làm sao cần phải ổn định điểm làm việc tĩnh, từ đó cần ổn định nguồn cung cấp. Ổn định nguồn thực ra là một cách để bạn ổn định làm việc tĩnh, để sự thay đổi của nguồn không bị hiểu đó nhầm là một thông điệp của thông tin ...
2. Tại sao không dung zenner (7805) mà lại dùng LDO.
Dùng zenner cũng là một cách để ổn áp. Nhưng mình sure với bạn là LDO ngày nay tốt hơn rất nhiều (tất nhiên phụ thuộc thiết kế). Mọi công thức vật lý đều có tham số bạn à. Sự phụ thuộc điện áp lối ra vào tham số lối vào của 7805 tồi hơn rất nhiều so với LDO thương mại hiện tại. Bạn có thể tìm được công thức của sự phụ thuộc đâu đó trên mạng nhờ google...
3. Theo mình 30um là giới hạn của mask design. Ở trong khoảng này sai số mới được control tốt, lớn hơn nữa thì không, có thể do ánh chiếu vào không được song song, do giới hạn thấu kính... Cụ tỉ có lẽ bạn nên hỏi bác paddy. Mình đọc qua vài thread thì thấy bác ấy cực siêu về vấn đề này. Trong thực tế chả ai dùng con mosfet rộng như thế cả. Bạn có thể dùng n con mosfet độ rộng w để thay cho một con rộng n*w.

Chào bác Hithere!
- Thật sự đến h em vẫn chưa biết mạch LDO dùng để làm gì, ứng dụng gì trong IC design?.
- Nguyên lý thiết kế của mạch LDO như ở tài liệu bác đính kèm trong #32 có Vout phụ thuộc Vin. Trong khi IC ổn áp 7805 có Vout độc lập với Vin. Bác có ý kiến gì không?
- Thư viện 90nm của em, em lấy con Hight voltage MOS , em kéo W của nó rộng thêm nhưng bị thông báo là W bị limited ở 30um. h phải làm sao hả bác?

thank bác

[ngoclinh_xl]

Chết thật, có lẽ bạn ngọc linh đã bỏ quên không đọc phần giơi thiệu môn lí thuyết mạch và môn thông tin và xử lý thông tin rồi nhé. Mình cố gang nhớ lại và giải thích cho bạn từng phần một, :d.
1. Vai trò của LDO (cũng như vai trò của các nguồn ổn áp).
Bạn dùng ổn áp, bởi vì bạn muốn ổn định điểm làm việc tĩnh của linh kiện điện tử (thiên áp). Tại điểm làm việc tĩnh đó bạn có thể hiểu được hành vi linh kiện điện tử ít nhất trên hai phương diện đã được nghiên cứu rất kỹ từ trước:
- Đáp ứng của linh kiện tử với các tín hiệu biến đổi chậm (sơ đồ tín hiệu lớn). Thực chất của quá trình này là nghiên cứu phản ứng của linh kiện khi có sự dịch chuyển về điểm làm việc tĩnh bởi các yếu tố như nhiệt độ, biên độ, độ lớn tín hiệu lối vào (các hiện tượng trôi ... ). Tại sao phải nghiên cứu về nó? Bời vì mỗi điểm làm việc nằm trong miền nhất định (tuyến tính, bão hòa ..). Ở mỗi miền linh kiện thể hiện một đặc tính tối ưu, ra khỏi miền thì sẽ khác. Ra khỏi miền, đặc tính linh kiện vượt khỏi điều bạn mong muốn.
- Đáp ứng linh kiện điện tử với các tín hiệu biến đổi nhanh (sơ đồ tín hiệu nhỏ): Biến đổi là đặc tính của "thông tin". Thông tin không thay đổi là thông tin có entropy bằng 0, tức là nó chả mang thông tin gì hết, phải không nào. Hoặc tín hiệu biến đổi theo chu kỳ đoán định trước cũng không mang giá trị. Như vậy thông tin có thể nằm trong tín hiệu thay đổi không đoán định trước. Bạn cần phải hiểu được đáp ứng của linh kiện điện tử với biến đổi tín hiệu để giải mã ngược thông tin ẩn chứa trong đó. Trong trường hợp này bạn càng cần phải ổn định điểm làm việc tĩnh. Bởi điểm làm việc tĩnh thay đổi thì đáp ứng của linh kiện cũng thay đổi.
Chẹp, nói dông nói dài thế để bạn hiểu được vấn đề cốt lõi làm sao cần phải ổn định điểm làm việc tĩnh, từ đó cần ổn định nguồn cung cấp. Ổn định nguồn thực ra là một cách để bạn ổn định làm việc tĩnh, để sự thay đổi của nguồn không bị hiểu đó nhầm là một thông điệp của thông tin ...
2. Tại sao không dung zenner (7805) mà lại dùng LDO.
Dùng zenner cũng là một cách để ổn áp. Nhưng mình sure với bạn là LDO ngày nay tốt hơn rất nhiều (tất nhiên phụ thuộc thiết kế). Mọi công thức vật lý đều có tham số bạn à. Sự phụ thuộc điện áp lối ra vào tham số lối vào của 7805 tồi hơn rất nhiều so với LDO thương mại hiện tại. Bạn có thể tìm được công thức của sự phụ thuộc đâu đó trên mạng nhờ google...
3. Theo mình 30um là giới hạn của mask design. Ở trong khoảng này sai số mới được control tốt, lớn hơn nữa thì không, có thể do ánh chiếu vào không được song song, do giới hạn thấu kính... Cụ tỉ có lẽ bạn nên hỏi bác paddy. Mình đọc qua vài thread thì thấy bác ấy cực siêu về vấn đề này. Trong thực tế chả ai dùng con mosfet rộng như thế cả. Bạn có thể dùng n con mosfet độ rộng w để thay cho một con rộng n*w.

Chào bác Thuclh!
Vậy ra là mạch LDO cung cấp áp ổn định và dòng đủ cho toàn bộ khối mạch hoặc toàn bộ chip. trước giờ em ko để ý đến khối nguồn cung cấp cho toàn mạch nên ko biết. hì hì
Vấn đề analyzic small signal and large signall em có hiều mà. cảm ơn bác.
Chắc em phải tự thiết lập công thức cho Vo mới được .

[thuclh]

Cũng tùy chứ. LDO chủ yếu dùng cho mạch cần nhiễu nguồn thấp như các bộ "LNA" chẳng hạn.
Link dưới mình thấy khi search google với từ khóa: "How to choose a right power supply topology".
http://www.ee.teihal.gr/labs/electro..._Supply_IC.pdf

Chào bác Thuclh!
Vậy ra là mạch LDO cung cấp áp ổn định và dòng đủ cho toàn bộ khối mạch hoặc toàn bộ chip. trước giờ em ko để ý đến khối nguồn cung cấp cho toàn mạch nên ko biết. hì hì
Vấn đề analyzic small signal and large signall em có hiều mà. cảm ơn bác.
Chắc em phải tự thiết lập công thức cho Vo mới được .

[hithere123]

Chào bác Hithere!
- Thật sự đến h em vẫn chưa biết mạch LDO dùng để làm gì, ứng dụng gì trong IC design?.

Mạch LDO hiện nay được dùng khá nhiều trong IC design vì nó là mạch khá "rẻ tiền" (ít diện tích mà lại tiêu thụ cũng ít dòng standby). Ví dụ bạn cần một ADC có độ chính xác cao, thì nguồn điện từ chân cấp nguồn sẽ qua một LDO rồi cấp cho mạch ADC của bạn; Một ví dụ khác, bạn cần một mạch tạo điện áp tham chiếu (bandgap) giá rẻ (không cần bit trim) và có độ chính xác tạm ổn khoảng +/- 2% chẳng hạn, thì bạn sẽ cần dùng LDO để cấp nguồn cho mạch tạo điện áp tham chiếu đó. Hoặc trong các thiết kế SoC có một vài power supply domain khác nhau (>5V; 3.3V; 1.5V) thì capless LDO có khả năng cung cấp khoảng vài chục mA dòng là một lựa chọn ngon bổ rẻ. Tóm lại cứ khi nào bạn cần một mạch buffer điện áp có khả năng ổn định điện áp trong một khoảng tải nào đó thì lúc đó mạch LDO thường sẽ xuất hiện trong đầu bạn đầu tiên

[ngoclinh_xl]

Mấy hôm nay lôi cuốn analysis and design of analog intergrated circuit ra đọc, chỉ đọc mos thôi , ko đọc bipolar. hề hề. thấy bắt đầu đuối. h em chuyển qua làm LDO rồi, ko làm con 7805 kia nữa.
ở chế độ bão hòa. tính Id chắc các bác biết rồi. Cơ mà em không tài nào lấy đâu ra các thông số như k', landa, thậm chí cả Vt của con nmos1v cũng không biết lấy đâu ra khi sử dụng thư viện 90nm ( http://cutler.eecs.berkeley.edu/clas...dk090_spec.pdf ) . Các thông số ghi trong datasheet có mỗi cái L, W là hiểu. các thông số khác là chịu. Các bác tìm thông số đó như nào để rính toán nháp trước khi mô phỏng không ?

[hithere123]

Cơ mà em không tài nào lấy đâu ra các thông số như k', landa, thậm chí cả Vt của con nmos1v cũng không biết lấy đâu ra khi sử dụng thư viện 90nm ( http://cutler.eecs.berkeley.edu/clas...dk090_spec.pdf ) . Các thông số ghi trong datasheet có mỗi cái L, W là hiểu. các thông số khác là chịu. Các bác tìm thông số đó như nào để rính toán nháp trước khi mô phỏng không ?

Bạn vẽ thử mạch điện như sau:
[1] Đặt một con NMOS với W/L tiêu chuẩn
[2] Nối Source vào gnd
[3] Nối Drain vào nguồn dc 1.5V
[4] Nối Gate vào nguồn dc có điện áp "vgs"

--> Chạy mô phỏng dc cho vgs chạy từ 0V tới 1.5V. Sau đó bạn plot đồ thị có trục X là VGS, trục Y là Id (dòng qua con mosfet).

Nếu bạn làm được như vậy thì:

[1] cố mò cái link trong phần mềm mô phỏng, xem nó dựa vào thư viện nào để mô phỏng, mở cái thư viện đó ra thì nó phải giống giống cái này: http://www.dientuvietnam.net/forums/...79/index7.html (bài số #61)

Từ đây bạn có thể có mò ra được các thông số cần thiết cho tính toán

[2] nếu không tìm ra được cái nào giống giống như thế mà vẫn vẽ được đồ thị thì tương đối vô lý, tuy nhiên nếu vẽ được đồ thị thì hú lên một tiếng mình sẽ hướng dẫn tiếp cách tìm ngược ra các thông cần thiết từ các đồ thị kiểu như vậy

Thế đã nhé

[thuclh]

Chẹp, tính viết vài dòng về "Bsim3 modelling extraction" nhưng mở link bài 61 của bác Yên tương đối đầy đủ rồi nên lại ngại, .
Để hum nào có thời gian viết chút về sử dụng excel để hỗ trợ tính toán bằng tay vậy (hand calculation), .

Bạn vẽ thử mạch điện như sau:
[1] Đặt một con NMOS với W/L tiêu chuẩn
[2] Nối Source vào gnd
[3] Nối Drain vào nguồn dc 1.5V
[4] Nối Gate vào nguồn dc có điện áp "vgs"

--> Chạy mô phỏng dc cho vgs chạy từ 0V tới 1.5V. Sau đó bạn plot đồ thị có trục X là VGS, trục Y là Id (dòng qua con mosfet).

Nếu bạn làm được như vậy thì:

[1] cố mò cái link trong phần mềm mô phỏng, xem nó dựa vào thư viện nào để mô phỏng, mở cái thư viện đó ra thì nó phải giống giống cái này: http://www.dientuvietnam.net/forums/...79/index7.html (bài số #61)

Từ đây bạn có thể có mò ra được các thông số cần thiết cho tính toán

[2] nếu không tìm ra được cái nào giống giống như thế mà vẫn vẽ được đồ thị thì tương đối vô lý, tuy nhiên nếu vẽ được đồ thị thì hú lên một tiếng mình sẽ hướng dẫn tiếp cách tìm ngược ra các thông cần thiết từ các đồ thị kiểu như vậy

Thế đã nhé

[ngoclinh_xl]

Chào các bác !

mệt quá các bác ạ . em làm theo cách bác hithere chỉ rồi mà không biết mò cái đường dẫn kia ở đâu. thế là em test 1 con nmos.
tính toán một hồi thì ra các thông số sau :

Vtn = Vtp = vài mV
K'n = 22uA/V^2 => K'p = 2 K'n
lamda = 0.001 (V^-1)
Mà chắc các bác làm cadence quen rồi các bác chỉ là vào đường link được không? ví dụ như ở cưả sổ nào? vào file-> new....
để tìm đường dẫn như ở mục [1] ở trên bác hithere ơi. Em dùng virtuoso để vẽ sche, còn mô phỏng nó flow qua spectre.

EA của em 2 tầng các bác ạ :
- tầng đầu là difference amplifier . Độ lợi DC của em là 500 lần. Em không tài nào kéo lên nổi mặc dù đã giảm dòng nguồn Iss còn 10nA ( con M5 làm nguồn dòng đó các bác ) kết hợp với tăng Rout( bằng cách kéo L mỗi con mos ra vài chục uM) . Các bác xem em chọn dòng thế đã ổn chưa.
- Tầng thứ 2 thì em chịu các bác ạ. làm hết cách rồi mà mà độ lợi toàn bộ EA chỉ 1000 lần là cao nhứt. tức là nó khếch đại tín hiện từ output tầng 1 lên có 2 lần.
Em có kèm theo hình các bác ạ. Tui có vẻ không ổn. Cơ mà kết quả mô phỏng tạm được.
Yêu cầu thiết kế của em như này :
Vin = Vbat = 0.95 V -> 1.5 V , Vout = 0.9V, Iout = 0->10mA
Các bác xem xem kết quả mô phỏng có ổn không?

Em hỏi bác hithere thêm phát nữa :
cái phương trinh Cgate = Cgs + (Gmp.Rpar + 1)Cgd trang 22 trong cái file LDO design của bác viết ở http://www.dientuvietnam.net/forums/...79/index4.html #32 là từ đâu ra vậy bác ? . Cgs, Gmp, Rpar, Cgd em hiểu cả , nhưng Cgate sao lại tính như thế được?

Em cảm ơn các bác.

[hithere123]

Mà chắc các bác làm cadence quen rồi các bác chỉ là vào đường link được không? ví dụ như ở cưả sổ nào? vào file-> new....
để tìm đường dẫn như ở mục [1] ở trên bác hithere ơi. Em dùng virtuoso để vẽ sche, còn mô phỏng nó flow qua spectre.

Có hai cách:

- Nếu bạn dùng spectre qua cái Analog Design Environment (ADE) từ cửa sổ vẽ mạch của cadence virtuoso thì bạn mở cái ADE ra, rồi vào cái "Setup", rồi vào cái "Model Libraries ..." Ở dưới cái Global Model File nó sẽ có cái đường dẫn tới file model.

- Thông thường trong cái kit bạn download về sẽ có kèm theo một tài liệu hướng dẫn sử dụng trước khi dùng. Trong tài liệu đó, sẽ có một phần liệt kê cấu trúc thư mục, và trong đó sẽ phải có một thư mục gọi là Models, còn cái thư mục Models này nó nằm ở đâu bạn kiểm tra lại cái tài liệu hướng dẫn đó.

Em không tài nào kéo lên nổi mặc dù đã giảm dòng nguồn Iss còn 10nA ( con M5 làm nguồn dòng đó các bác ) kết hợp với tăng Rout( bằng cách kéo L mỗi con mos ra vài chục uM) . Các bác xem em chọn dòng thế đã ổn chưa.
Các bác xem xem kết quả mô phỏng có ổn không?

Dòng của bạn 10nA thì linh kiện của bạn hoạt động ở vùng sub-threshold rồi. Thêm nữa Vt có vài mV thì không đúng rồi. Vt mà vài mV thì điện áp supply xuống 100mV luôn, bạn dùng Ipad cả năm không hết pin . Bạn chọn bừa W/L khoảng 4um/1um. Dòng khoảng 2uA xem thử thế nào

Em hỏi bác hithere thêm phát nữa :
cái phương trinh Cgate = Cgs + (Gmp.Rpar + 1)Cgd trang 22 trong cái file LDO design của bác viết ở http://www.dientuvietnam.net/forums/...79/index4.html #32 là từ đâu ra vậy bác ? . Cgs, Gmp, Rpar, Cgd em hiểu cả , nhưng Cgate sao lại tính như thế được?

Tụ điện nhìn vào Gate của một em mosfet thông thường sẽ có Cgs và Cgd. Trong trường hợp mạch điện này tụ Cgd sẽ có hiệu ứng miller kiểu như thế này: Miller effect - Wikipedia, the free encyclopedia . Gmp.Rpar = gain của mosfet --> (Gmp.Rpar + 1)x"Cgd vật lý" tương đương với "Cgd về mặt điện" nhìn từ Gate.

Thân mến,

[ngoclinh_xl]

Chào bác hithere và các bác !

Cuối cùng em cũng đã thiết kế xong khối error amplifier các bác ạ. Mừng quá. Độ lợi DC của nó đến 80dB luôn với dòng Iss là 12uA . Xong phần Pass transistor, xong phần error amplifier. Giờ đến phần voltage refference, khối này là nguyên nhân chính dẫn đến sai số đầu ra ổn áp. Nên em quyết định design luôn bandgap voltage refference. mấy hôm nay có mô phỏng một số mạch band gap tham khảo trong tài liệu các bác đưa, nhưng mà thấy Vref lại thay đổi theo Áp nguồn cung cấp.

Đồ án cơ bản còn 1 khối nữa là ok, lý thuyết em còn gà nhưng mà nhờ có file hướng dẫn thiết kế LDO của bác hithere không thì ....
Cảm ơn bác hithere và mọi người .

[ngoclinh_xl]

Chẹp, tính viết vài dòng về "Bsim3 modelling extraction" nhưng mở link bài 61 của bác Yên tương đối đầy đủ rồi nên lại ngại, .
Để hum nào có thời gian viết chút về sử dụng excel để hỗ trợ tính toán bằng tay vậy (hand calculation), .

Chào bác thuclh !
Em có đọc cuốn " CMOS Analog circuit design " của tác giả P.E.Allen - 2006. Không biết em hiểu về Model extraction như thế này có đúng không?.
Theo như sách viết thì việc phân loại thành nhiều loại model hoặc nhóm model là dựa trên minimum leng của công nghệ. Ý nghĩa của việc phân loại model hay nhóm model là giúp việc thành lập cấu trúc model phụ thuộc nhiều hay ít các tham số vật lý, tham số hình học và kinh nghiệm. Từ đó thành lập các phương trình toán học có xu hướng nặng hay ít nặng về mức độ sử dụng một hoặc tất cả các nhóm tham số trên.
BSIM3 model thuộc nhóm Third Generation. Các phương trình toán học có ít tham số hơn. Cac tham số vật lý được sử dụng ở mức độ nặng hơn là tham số kinh nghiệm.
BSIM3 model có được sự ổn định và được sử dụng rộng rãi trong công nghiệp, kể cả submicron technology.

Xin chỉa sẽ với các bác các xác định k', Vt trong video em seach được:
cadence tutorial : Operational amplifier design in cadence Part 1b. Diff amp design - YouTube
Bác thuclh rãnh rỗi viết tính toán bằng tay sử dụng exel cho chúng em tham khảo với ạ. Cảm ơn bác.

[thuclh]

Mình cố ý để lại vài từ khóa đó để bạn có thể search google. Dưới đây là kết quả khi mình seach với từ khóa "cmos model extraction".
https://www.google.com/search?num=10...rp.mYIVGj7h2Ik
Nói chung thao tác "model extraction" là bạn có thể trích dẫn ra một số tham số quan trọng cho việc tính toán bằng tay ví dụ như rout, lamda.... và một số quan hệ quan trọng như phụ thuộc của gm vào Id (W/L fixed), hay rout vào độ dài của mosfet.
Bạn có thể sử dụng mô phỏng, sau đó vẽ các đồ thị nhờ exel từ đó bạn có công cụ trực quan để thấy đâu là điểm tối ưu để sử dụng các tham số đó. Ví dụ rout phụ thuộc vào Leng của mosfet chẳng hạn. Bạn sẽ thấy nó không là một đường tuyến tính. Mà nó là đường cong và length tăng thì rout tăng, tuy nhiên khi length khá lớn thì bạn có tăng thêm nữa thì rout không tăng lên nhiều. (Cái này có hình thì trực quan hơn, nhưng sorry vì trong một phút bất cẩn mình đã xóa toàn bộ data liên quan đến thiết kế IC, . Vì thế nên nếu không rảnh mình khó tái hiện lại cho bạn được, hì).
Về modelling thì ngoài BSIM thì bạn có thể tham khảo thêm EKV model (được claim là model cho all region và gọn nhỏ hơn BSIM).
BSIM - Wikipedia, the free encyclopedia
EKV MOSFET Model - Wikipedia, the free encyclopedia
Tài liệu thì giờ internet có rất là nhiều chỉ sợ bạn không có sức mà học thôi. Theo mình bạn hãy cố gắng theo, và học nghiêm túc những course dưới đây ít nhất là 1 lần. Tất cả đều có trên webcast của đại học berkley
EECS 231 về solid state devices
EECS 140/240 về analgo design
EECS 141/241 về digital design
EECS 245 về mems manufacture nhưng có rất nhiều kiến thức bổ ích và thực thực tiễn về semiconductor manufacture.
web link cho bạn browse: UC Berkeley Webcasts | Video and Podcasts: Events by Category

Chào bác thuclh !
Em có đọc cuốn " CMOS Analog circuit design " của tác giả P.E.Allen - 2006. Không biết em hiểu về Model extraction như thế này có đúng không?.
Theo như sách viết thì việc phân loại thành nhiều loại model hoặc nhóm model là dựa trên minimum leng của công nghệ. Ý nghĩa của việc phân loại model hay nhóm model là giúp việc thành lập cấu trúc model phụ thuộc nhiều hay ít các tham số vật lý, tham số hình học và kinh nghiệm. Từ đó thành lập các phương trình toán học có xu hướng nặng hay ít nặng về mức độ sử dụng một hoặc tất cả các nhóm tham số trên.
BSIM3 model thuộc nhóm Third Generation. Các phương trình toán học có ít tham số hơn. Cac tham số vật lý được sử dụng ở mức độ nặng hơn là tham số kinh nghiệm.
BSIM3 model có được sự ổn định và được sử dụng rộng rãi trong công nghiệp, kể cả submicron technology.

Xin chỉa sẽ với các bác các xác định k', Vt trong video em seach được:
cadence tutorial : Operational amplifier design in cadence Part 1b. Diff amp design - YouTube
Bác thuclh rãnh rỗi viết tính toán bằng tay sử dụng exel cho chúng em tham khảo với ạ. Cảm ơn bác.

[thuclh]

, cũng may trong đống tài liệu encrypted của mình có một số file chưa bị encrypted và có thể mở được. Tài liệu ở link đính kèm khá là điển hình cho việc dùng excel trong việc hỗ trợ tính toán bằng tay dựa trên mô hình BSIM. Slide cũng mô tả khá là chi tiết, ngoài ra còn có thêm file excel dựng sẵn. Tuy nhiên mình cũng chưa thích file này lắm vì file excel này đang thiếu vắng một số đồ thị trực quan ví dụ như trang 9 của file PDF.
Trường hợp của trang 9 mình cũng đã đề cập ở post ngay trên. Ở đây có vẽ sự phụ thuộc của lamda vào length. Bạn sẽ thấy là lamda bắt đầu ổn định khi length = 4um. Với length >4um thì lamda không thay đổi mấy nhiều khi tăng length. Mà rout = 1/lamda*Id (hy vọng mình k nhớ sai, , vì thế bạn có thể kết luận rằng rout sẽ không tăng nhiều khi bạn tăng length (với length đã lớn hơn 4). Suy ra với những phần mạch cần Rout lớn, ví dụ khối current mirror bạn có thể chọn length = 4um là tương đối tối ưu (linh kiện bé, nhưng phẩm chất không suy giảm nhiều).
Bạn cũng có thể tính toán tương tự với các tham số quan trọng khác.
people.rit.edu/lffeee/Spice_Parameter_Calculator.XLS
http://people.rit.edu/lffeee/SPICE.pdf
Link nói trên dường như nghieeng về mô hình bsim hơn. Còn về mô hình ekv như mình cũng đã đề cập trên là cơ sở lí thuyết cho phương pháp gọi là "gm/Id method". Có rất nhiều sách nói về phương pháp này cũng như là "trade off and optimiztion in analog" dựa trên phương pháp gm/Id. Nếu có thời gian mình sẽ bổ sung file excel về phương pháp này. Tuy nhiên mình nghĩ bạn search google thì có thể nhanh hơn,.
Chúc bạn thành công trong nghiên cứu của mình.

Mình cố ý để lại vài từ khóa đó để bạn có thể search google. Dưới đây là kết quả khi mình seach với từ khóa "cmos model extraction".
https://www.google.com/search?num=10...rp.mYIVGj7h2Ik
Nói chung thao tác "model extraction" là bạn có thể trích dẫn ra một số tham số quan trọng cho việc tính toán bằng tay ví dụ như rout, lamda.... và một số quan hệ quan trọng như phụ thuộc của gm vào Id (W/L fixed), hay rout vào độ dài của mosfet.
Bạn có thể sử dụng mô phỏng, sau đó vẽ các đồ thị nhờ exel từ đó bạn có công cụ trực quan để thấy đâu là điểm tối ưu để sử dụng các tham số đó. Ví dụ rout phụ thuộc vào Leng của mosfet chẳng hạn. Bạn sẽ thấy nó không là một đường tuyến tính. Mà nó là đường cong và length tăng thì rout tăng, tuy nhiên khi length khá lớn thì bạn có tăng thêm nữa thì rout không tăng lên nhiều. (Cái này có hình thì trực quan hơn, nhưng sorry vì trong một phút bất cẩn mình đã xóa toàn bộ data liên quan đến thiết kế IC, . Vì thế nên nếu không rảnh mình khó tái hiện lại cho bạn được, hì).
Về modelling thì ngoài BSIM thì bạn có thể tham khảo thêm EKV model (được claim là model cho all region và gọn nhỏ hơn BSIM).
BSIM - Wikipedia, the free encyclopedia
EKV MOSFET Model - Wikipedia, the free encyclopedia
Tài liệu thì giờ internet có rất là nhiều chỉ sợ bạn không có sức mà học thôi. Theo mình bạn hãy cố gắng theo, và học nghiêm túc những course dưới đây ít nhất là 1 lần. Tất cả đều có trên webcast của đại học berkley
EECS 231 về solid state devices
EECS 140/240 về analgo design
EECS 141/241 về digital design
EECS 245 về mems manufacture nhưng có rất nhiều kiến thức bổ ích và thực thực tiễn về semiconductor manufacture.
web link cho bạn browse: UC Berkeley Webcasts | Video and Podcasts: Events by Category

[ngoclinh_xl]

Chào Bác Hithere, Bác Thuclh và mọi người:
Em có 3 bức hình sau về thiết kế mạch bandgap.
Em đã thử tính toán và mô phỏng cả 3 mạch trên đều cho kết quả Vref phụ thuộc VDD rất nhiều các bác ạ. Theo lý thuyết công thức tính toán cho Vref chẳng phụ thuộc VDD. => Ở Hình p1 và p2 : Các nguồn dòng và dòng gương thay đổi theo VDD, và chúng không đồng nhất.
Ở Hình p3 không biết các bác đã mô phỏng lần nào chưa? em tính toán, mô phỏng thử nhưng vẫn thấy chúng thay đổi theo VDD.





Các bác nghĩ sao về các mạch BG này? Nếu có sơ đồ nào hoàn thiện các bác gợi ý em được không?
EM cảm ơn!