Analog IC design

[hithere123]

Chào em,

Em làm ở Renesas. Hihi trình độ của anh mà vào công ty em thì thiệt thòi lắm. Tại cty em không có ưu tiên người có kinh nghiệm, chỉ ưu tiên người làm lâu năm thôi. =.=. Mà anh đang làm ở nước ngoài phải không ạ? Anh đợi viettel global tuyển ak. Nó đang hợp tác với Qualcomm ăn nên làm ra lắm ^^

Rất vui vì em đã chia sẻ thông tin! Anh không quen ai làm cho Renesas nên không biết là bây giờ họ đã mang công việc analog design về văn phòng Việt Nam. Hồi năm 2004, anh tham gia hội thảo của Renesas ở bk Hà Nội thấy sản phẩm chủ yếu của họ là automotive và bộ nhớ, và anh nghĩ nếu kỹ sư Việt Nam được tham gia các dự án làm automotive thì kiểu gì cũng sẽ có các module analog. Hy vọng văn phòng Việt Nam sẽ ngày càng chứng tỏ khả năng để trở thành một trung tâm R&D chính. Còn về Viettel global hợp tác với Qualcomm thì anh không được biết, cách đây mấy năm anh phụ trách của Viettel R&D có hẹn mọi người trên này nói chuyện thì anh ấy có để cập tới đối tác Qualcomm, nhưng hình như bên Viettel vẫn chưa khởi động những dự án về IC, hơi tiếc một chút

Thế nhé, chúc em thành công!

[ngoclinh_xl]

chia sẽ với các bác 2 bài báo nói về công nghệ vật liệu mới cho vi điện tử trong tương lai.

Vật liệu bán dẫn mới trên nền Graphene sẽ biến Silicon thành công nghệ lỗi thời

Kỹ thuật đột phá sản xuất chip carbon hàng loạt | Khoa Học - KhoaHoc.vn - KhoaHoc.com.vn

[ngoclinh_xl]

Thầy dạy vi điện tử của em có nói một câu mà em tâm đắc: "đáng ra vi điện tử nên học từ 20 năm trước, giờ tôi dạy các em những điều cơ bản cho biết thôi " rồi ổng cười khì .

[Rommel.de]

Thầy dạy vi điện tử của em có nói một câu mà em tâm đắc: "đáng ra vi điện tử nên học từ 20 năm trước, giờ tôi dạy các em những điều cơ bản cho biết thôi " rồi ổng cười khì .

Chào bạn Ngoclinh_xl,

Ở VN có lẽ các ngành công nghệ cao hiện nay đều đi sau các nước tiên tiên không phải là chuyện lạ, nên điều này không phải là riêng biệt gì đối với ngành vi điện tử. Có điều trong thời buổi công nghệ thông tin như hiện nay, việc cập nhật những công nghệ mới của thế giới không quá khó khăn: sách, tạp chí, cũng như các bài giảng về những vấn đề mới nhất trên mạng đều có. Đáng tiếc là thầy của bạn không cập nhật thông tin mới để dạy lại cho sinh viên. Nhưng cơ hội cho các bạn còn rất nhiều ở phía trước. Nếu như bạn thật sự muốn làm về ngành vi điện tử thì không gì là không thể.

[ngoclinh_xl]

Chào bạn Ngoclinh_xl,

Ở VN có lẽ các ngành công nghệ cao hiện nay đều đi sau các nước tiên tiên không phải là chuyện lạ, nên điều này không phải là riêng biệt gì đối với ngành vi điện tử. Có điều trong thời buổi công nghệ thông tin như hiện nay, việc cập nhật những công nghệ mới của thế giới không quá khó khăn: sách, tạp chí, cũng như các bài giảng về những vấn đề mới nhất trên mạng đều có. Đáng tiếc là thầy của bạn không cập nhật thông tin mới để dạy lại cho sinh viên. Nhưng cơ hội cho các bạn còn rất nhiều ở phía trước. Nếu như bạn thật sự muốn làm về ngành vi điện tử thì không gì là không thể.

Chào bác Romel.de!
Em hiểu ý bác. Đôi lúc thấy đuối nên muốn chia sẽ với các bác thế thôi. Em đang theo đuổi vi điện tử. nhưng đùm một cái nhảy sang công nghệ mới là tran 3D(FINFET) , rồi đùm một cái nữa nhảy sang Graphene, rồi cacbon. NẾu cứ đà này các modeling của các linh kiện cơ bản thay đổi liên tục dẫn đến các cell mạch cơ bản trong analog cũng thay đổi... Học tran 2D rồi ít bữa nữa không dùng ( đoán thế và tin là thế ) thì ...

[dvietd207]

Hi Ngoclinh_xl,

Sinh viên bọn mình đang trong giai đoạn học hỏi tiếp thu kiến thức mà. Như tớ thôi, tớ làm design mạch, tớ chả mấy khi quan tâm đến mảng vật liệu cho lắm, cũng chỉ tìm hiểu cho biết thôi vì học hỏi và tích lũy cho việc design cũng đã cần nhiều thời gian và khó lắm rồi.

Mà kỳ thực để giỏi được như các bác Hithere hay Rommel.de.... là rất khó, mà nếu đã đạt được đến trình của các bác ý rồi thì chắc cũng không gặp quá khó khăn với các models mới.

Vài dòng chia sẻ với cậu.

[thuclh]

Trong nhiều trường hợp, yếu tố kinh tế (chi phí sản xuất, chi phí nghiên cứu phát triển, chi phí bảo dưỡng, đội ngũ kỹ sư, R&D sẵn có ...etc) sẽ quyết định kỹ thuật đi về đâu. Trong vòng 20 năm tới mình nghĩ Cacbon Nano Tube khó cạnh tranh với Si về mặt giá cả nên mình tin Si còn được dùng dài dài...
Finfet thì bọn intel, ibm, arm&tsmc đang có kế hoạch sản xuất rồi nên có lẽ tới cũng nhanh thôi.
Nôm na mà nói thì linh kiện điện tử dựa trên Si đang tiến dần tới giới hạn kích thước nguyên tử của nó. Trước sau gì thì nó cũng phải tìm những chất bán dẫn có kích thước nguyên tử nhỏ hơn để thay thế. (Soi trong bảng hệ thống tuần hoàn thì còn mỗi C - cùng nhóm 4). Cũng có thể tiếp cận theo một hướng khác. Bởi cơ bản là chúng ta cần lưu trữ, xử lý thông tin... Quang tử: xử lý thông tin quang, truyền thông quang, .... có thể là một ứng cử viên (mình nghĩ vậy).
Cuối cùng, có thể ở đâu đó trên thế giới trans 2D không được dùng, nhưng ở Việt Nam vẫn còn mới. Nó chưa die được đâu, .

Chào bác Romel.de!
Em hiểu ý bác. Đôi lúc thấy đuối nên muốn chia sẽ với các bác thế thôi. Em đang theo đuổi vi điện tử. nhưng đùm một cái nhảy sang công nghệ mới là tran 3D(FINFET) , rồi đùm một cái nữa nhảy sang Graphene, rồi cacbon. NẾu cứ đà này các modeling của các linh kiện cơ bản thay đổi liên tục dẫn đến các cell mạch cơ bản trong analog cũng thay đổi... Học tran 2D rồi ít bữa nữa không dùng ( đoán thế và tin là thế ) thì ...

[thuclh]

Thread dạo này lặng lẽ quá nhỉ.
Chia sẻ với các bạn trang web tóm tắt về xu hướng semiconductor. Tuy document k mới (Nó là free, nên có lẽ họ đưa ra trễ - đoán vậy), nhưng trong điều kiện hạn hẹp của mình thì mình vẫn thấy nó hữu ích, hy vọng các bạn cũng thấy vậy.
2012 slides: 2012 Updates
Home: ITRS Home

[azuredragonk]

Bác Rommel.de hay bác hithere123 có tài liệu nào nói chi tiết về sơ đồ thiết kế ic analog + các phần mềm tương ứng trong từng bươc của hảng synopsys ko nhỉ ?

[hithere123]

Trả lời các câu hỏi của bạn azuredragonk

@ azuredragonk: mình gộp trả lời một số thắc mắc của bạn vào đây luôn nhé

[1] Về sơ đồ thiết kế chi tiết + phần mềm của synopsys: chắc bạn đang tham khảo cái này rồi :

Synopsys Custom Implementation

Theo ý kiến chủ quan của mình thì phần mềm thiết kế IC tương tự của synopsys chưa phổ biến lắm (thiết kế mạch + layout mình dùng cadence, mô phỏng mình dùng đồ của nhà trồng được). Tuy nhiên sơ đồ thiết kế chi tiết bạn có thế tìm trong sách của google với từ khóa "analog IC design flow", mình có viết một số bài tổng quan về thiết kế ic tương tự ở đây:

Hithere! - Tổng quan thiết kế vi mạch tương tự (analog IC)

Nếu bạn không vào được opera thì có thể tham khảo bài viết tổng quan ở đây:

Thiết kế vi mạch tương tự (Analog IC design)

(các bạn bên semicon đã liên lạc để đưa lên diễn đàn nội bộ của các bạn ấy bài viết này của mình)

Ngoài ra, bạn có thể hiểu tổng quan sơ đồ thiết kế + phần mềm cho thiết kế tương tự gồm:

(1) phần mềm vẽ mạch (để vẽ mạch cho dễ nhìn), và quan trọng là phải netlist được mạch hình vẽ ra text để làm đầu vào của (2) phần mềm mô phỏng trong đó phần mềm mô phỏng có thể dùng của các hãng khác nhau (môi trường khác nhau: ví dụ từ unix dùng cadence, netlist ra file text mang sang window mô phỏng cũng OKIE). Mô phỏng xong thì cần (3) phần mềm hiển thị / tính toán kết quả mô phỏng (viewer) ở đây cũng có thể là một ông khác cung cấp phần mềm hiện thị (lại có thể là môi trường khác). Đấy là xong phần thiết kế.

Thiết kế xong thì đến (4) layout, cần có phần mềm để bạn sắp đặt các linh kiện của mạch và nối dây (layout). Sắp đặt xong rồi thì cần kiểm tra layout có đúng rule của nhà sản xuất không (DRC), có nối đúng như mạch nguyên lý không (LVS), các rule về điện có đúng không (ERC), các rule về antenna có đúng không (antenna check), các rule về ESD có đúng không (ESD check), vvv ... Mỗi cái này cũng có thể dùng một hãng cung cấp công cụ phần mềm, hoặc nhiều hãng (đa môi trường).

Sau khi layout xong thì quẳng cho fab (làm litho_làm mask, vvv cái này mình chưa làm bao giờ, bạn hỏi bác Paddy ấy

fab xong thì test wafer, mài wafer, cắt wafer, đóng gói, rồi lại test, ... bạn chịu khó đọc topic này có một số bài đầu tiên đề cập tới đấy.


[2] Về Custom IC design: đúng là nó ám chỉ analog ic design nhưng cũng không hẳn thế. Nguồn gốc nó là thuật ngữ chỉ phương pháp thiết kế:
- full custom: nôm na là là bạn phái thiết kế IC từ đầu (thiết kế từ con kiến lên tới con voi)
- semi custom: nôm na là bạn đã có trong tay các khôi chức năng rồi, chỉ việc chọn khối nào rồi ghép lại với nhau thôi; kiểu như tai voi, vòi voi, chân voi, ... đã có rồi bạn chọn rồi ghép lại thành con voi của bạn.

Chính vì thế người ta thường nói full custom là analog (vì cái gì cũng phải thiết kế từ đầu hết, chưa có sẵn cái gì cả); semi-custom là digital (vì các block đã có rồi, cứ dùng standard lib mà tổng hợp mạch thôi). Tuy nhiên các khái niệm này cũng chỉ hiểu tương đối thế thôi, tùy từng hoàn cảnh mà mang ý nghĩa khác nhau.


[3] Về cái này "analysis into a single enviroment for fast visualization display" thì bạn quay lại [1] sẽ hiểu, từng công đoạn có thể dùng các phần mềm khác nhau đến từ các hãng khác nhau; hay nói cách khác là môi trường khác nhau. Đại ý là ông synopsys ông ấy bảo là ông ấy cung cấp cho bạn một giải pháp tổng thể, tất cả trong một, bạn cứ dùng của ông ấy là ông ấy đảm bảo mọi thứ tương thích với nhau chạy trơn tru không phải lo ngại sự không tương thích khi phải dùng nhiều công cụ khác nhau.

Hy vọng giải đáp phần nào thắc mắc của bạn

[hithere123]

Trong nhiều trường hợp, yếu tố kinh tế (chi phí sản xuất, chi phí nghiên cứu phát triển, chi phí bảo dưỡng, đội ngũ kỹ sư, R&D sẵn có ...etc) sẽ quyết định kỹ thuật đi về đâu. Trong vòng 20 năm tới mình nghĩ Cacbon Nano Tube khó cạnh tranh với Si về mặt giá cả nên mình tin Si còn được dùng dài dài...
Finfet thì bọn intel, ibm, arm&tsmc đang có kế hoạch sản xuất rồi nên có lẽ tới cũng nhanh thôi.
Nôm na mà nói thì linh kiện điện tử dựa trên Si đang tiến dần tới giới hạn kích thước nguyên tử của nó. Trước sau gì thì nó cũng phải tìm những chất bán dẫn có kích thước nguyên tử nhỏ hơn để thay thế. (Soi trong bảng hệ thống tuần hoàn thì còn mỗi C - cùng nhóm 4). Cũng có thể tiếp cận theo một hướng khác. Bởi cơ bản là chúng ta cần lưu trữ, xử lý thông tin... Quang tử: xử lý thông tin quang, truyền thông quang, .... có thể là một ứng cử viên (mình nghĩ vậy).
Cuối cùng, có thể ở đâu đó trên thế giới trans 2D không được dùng, nhưng ở Việt Nam vẫn còn mới. Nó chưa die được đâu, .

[MENTION=125631]thuclh[/MENTION]:

Một trong những killing point cho công nghệ nano là phương thức chế tạo. Muốn chuyển sang nano thì gần như là vứt hết mấy máy hiện nay đi và thay bằng thế hệ máy mới. Làm trong phòng thí nghiệm thì okie, chứ làm đại trà thì tiêu. Cứ cái gì mà tốn tiền là mấy ông tư bản không thích đâu. Cứ phải re-use được thì mới ăn được giá trị thặng dư chứ, đúng không? Khổ một nỗi là cứ cái gì tréo nghoe, tưởng như vô lý là rất nhiều ông đầu bạc + đầu xanh lao vào nghiên cứu tìm tòi để còn viết bài thế nên cũng có cái hay hay, ví dụ như: có một xu thế khá hứa hẹn là thay vì phương pháp truyền thống có một bộ mask, rồi chiếu sáng bao trùm lên tạo thành IC thì người ta sẽ tạo ra hàng chục nghìn thấu kính trên một đế (mỗi thấu kính sẽ phụ trách một IC chẳng hạn). Với phương pháp này thì tạo IC có kích thước nhỏ hơn 10nm không thành vấn đề. Mấy năm gần đây các nghiên cứu về quang rất thú vị. Em có thời gian và thích thì tìm hiểu cho vui (tât nhiên là vợ em cho phép nhỉ )

[thuclh]

Hì,

Theo em thì có một số nó thuộc về giới hạn về vật lý và phương pháp tiếp cận, như hiện tượng nhiễu xạ, tán xạ ánh sáng. Hạn chế về độ chính xác của phương pháp thêm, bớt, cắt gọt, độ bền, độ cứng vật liệu ... ở cấp độ nano mét. Nếu anh không control được tốt thì sẽ không cải thiện được yield, hì. Ở cấp độ này biết đâu nuôi cấy từ zero biết đâu lại tốt.
Ngoài ra cách cách xây dựng CMOS cũng đang gặp vấn đề (í kiến của em). Anh cần pha tạp một lượng nhỏ tạp chất vào si tinh khiết (ví dụ tỉ lệ 1/10^6). Anh không thể scale down tới mức một con mosfet lại k có một phân tử tạp chất nào, . Hoặc cho dù có một vài phân tử đi nữa thì em cũng thấy nó không worthy cho lắm. Bởi vì các công thức mô phỏng hiện tại đều dựa trên giả thiết xác suất, với số lượng mẫu đủ lớn, và thời gian đủ dài. Hì, khi đó giá trị của hàm xác xuất nó mới rơi vào giá trị kỳ vọng. (Đây lại là suy nghĩ của em tiếp, có thể không đúng). Hơn nữa ở cấp độ nhỏ như vậy vật lý phải xem xét nó dưới hai tính chất sóng và hạt. Vì thế cần có một cách tiếp cận khác, công thức khác. Khác như thế nào thì em chịu, :P.
Riêng chuyện học, thì vợ em thì luôn khuyến khích, bởi vì như vợ em nói, :P: "Thầy bói bảo rồi số anh không giàu được, thế nên anh cố mà học cho được một việc". Nhưng em lười quá nên mãi vẫn chưa cải thiện được vốn tiếng anh cùi bắp, hì, . Hiện tại em cũng không làm về điện tử hay ICs nên cũng chỉ tìm hiểu về nó như một sở thích, .

[MENTION=125631]thuclh[/MENTION]:

Một trong những killing point cho công nghệ nano là phương thức chế tạo. Muốn chuyển sang nano thì gần như là vứt hết mấy máy hiện nay đi và thay bằng thế hệ máy mới. Làm trong phòng thí nghiệm thì okie, chứ làm đại trà thì tiêu. Cứ cái gì mà tốn tiền là mấy ông tư bản không thích đâu. Cứ phải re-use được thì mới ăn được giá trị thặng dư chứ, đúng không? Khổ một nỗi là cứ cái gì tréo nghoe, tưởng như vô lý là rất nhiều ông đầu bạc + đầu xanh lao vào nghiên cứu tìm tòi để còn viết bài thế nên cũng có cái hay hay, ví dụ như: có một xu thế khá hứa hẹn là thay vì phương pháp truyền thống có một bộ mask, rồi chiếu sáng bao trùm lên tạo thành IC thì người ta sẽ tạo ra hàng chục nghìn thấu kính trên một đế (mỗi thấu kính sẽ phụ trách một IC chẳng hạn). Với phương pháp này thì tạo IC có kích thước nhỏ hơn 10nm không thành vấn đề. Mấy năm gần đây các nghiên cứu về quang rất thú vị. Em có thời gian và thích thì tìm hiểu cho vui (tât nhiên là vợ em cho phép nhỉ )

[ngoclinh_xl]

Theo datasheet của hãng Fairchild (năm 2001), IC 7805 là positive voltage regulator; điện áp đầu vào từ 7V-tới-25V (điện áp đầu vào max có thế lên tới 35V); điện áp ra là 5V +/- 25mV với dòng ra Iout = 5mA-tới-1A; sử dụng công nghệ bipolar.

Để bắt đầu xây dựng lại 7805 bạn nên bắt đầu với sơ đồ nguyên lý cơ bẳn của mạch voltage regulator (ổn áp) (có thể tham khảo sơ đồ nguyên lý trong datasheet).

Yêu cầu bài toán là chuyển sang dùng công nghệ MOS với dải điện áp đầu vào từ 9V-tới-15V và dòng ra từ 1mA-tới-20mA và độ chính xác điện áp ra là +/- 100mV.

+ Bạn có thể bắt tay thiết kế kích thước cho Power MOSFET: khi chuyển sang công nghệ MOS thì bạn cần chú ý tới khả năng chịu đựng điện áp tối đa của MOSFET, để có thể chịu dược điện áp từ 9V-tới-15V thông thường cần high voltage MOSFET. Vì dòng điện ra bạn chỉ yêu cầu tới 20mA do vậy kích thước Power MOSFET chỉ cần chọn đủ lớn để cung cấp dòng ra tối đa khoảng 40mA và điện áp giữa đầu ra và đầu vào (VDS) nhỏ hơn 9V-5V=4V. Bạn có thể dùng một mạch test cho VGS để Power MOSFET hoạt động ở chế độ bão hòa (saturation) và kéo dòng ra 40mA sau đó điều chỉnh kích thước của MOS sao cho có VDS nhỏ hơn 4V.

+ Tiếp theo bạn cần thiết kế khôi quan trọng nhất là khối khuyếch đại vi sai (error-amplifier): Thông số chính bạn cần tính toán là hệ số khuyếch đại của mạch này để đảm bảo với thay đổi điện áp vào từ 9V-tới-15V và thay đổi dòng ra từ 1mA-tới-20mA thì điện áp ra chỉ thay đổi trong khoảng +/-100mV.

Bạn có thể dùng công thức gần dúng line regulation ~1/(A*f) để tính hệ số khuyếch đại. Trong đó A là hệ số khuyếch đại của mạch khuyếch đại vi sai, f là tỷ lệ điện trở hồi tiếp (feedback)

Giả sử điện áp chuẩn bạn có là 2.5V --> f=0.5 để có đầu ra là 5V.
Điện áp ra thay đổi 100mV trong dải điện áp vào từ 9V-tới-15V --> line regulation = 100mV/(15V-9V) ~ 0.0167. Vậy hệ số khuyếch đại của mạch vi sai bạn cần thiết kế là 1/(0.0167*0.5) ~ 120 (~42dB). Với kết quả này bạn hoàn toàn có thể chọn một sơ đồ khuyếch đại vi sai đơn giản. Với hệ số khuyếch đại thấp thì vấn đề ổn phù pha để ổn định cho mạch hồi tiếp âm không phải là một vấn đề kỹ thuật hóc búa nữa.

+ Còn một khối chín nữa là khối tạo ra điện áp chuẩn và dòng chuẩn để cung cấp cho khối khuyếch đại vi sai hoạt động. Trong công nghệ chế tạo MOSFET thông thường bạn có thể dùng lateral bipolar đê thiết kế mạch tạo điện áp chuẩn dùng mạch band-gap. Tuy nhiên bạn sẽ không thể thiết kế một mạch mạch tạo điện áp chuẩn với sai số là 0 vì vậy bạn nên công sai số của mạch điện áp chuẩn để tính toán hệ số khuyếch đại của mạch vi sai để đảm bảo sai số đầu ra vẫn trong khoảng +/-100mV.

+ Ngoài ra còn một số khối phụ có nhiệm vụ bảo vệ IC cho các trường hợp như quá dòng, quá nhiệt, quá áp và dưới ngưỡng điện áp vào, . . .

Các bước trên có thể gọi là bước thiết kế nháp (concept design). Sau khi hoàn thành bước này bạn hoàn toàn có được một bản yêu cầu thiết kế cụ thể cho IC của mình (sơ đồ khối chi tiết, topology và thông số cụ thể cho từng khối). Nếu bạn giỏi matlab, bạn có thể mô hình hóa các khối với chi tiết đầu ra và đầu vào như trên để mô phỏng kiểm tra bước concept design của bạn đã đạt yêu cầu chưa.

Bước concept design nếu được làm tốt thì lập kế hoach chi tiết cho việc thiết kế cụ thể từng khối cho IC là hoàn toàn khả thi.

Chúc bạn thành công!

Chào bác hithere và các bác trong diễn đàn!
Em có tool cadence rồi trong có thư viện 90nm. không biết power mosfet kia có trong thư viện sẵn không? hay mình phải tự tạo? Bác hithere có thể cho em cái sơ đồ khối của mạch trong quote không? nếu được bác giải thích thêm nguyên lý hoạt động thì hay quá

[hithere123]

Chào bạn ngoclinh_xl;

Em có tool cadence rồi trong có thư viện 90nm. không biết power mosfet kia có trong thư viện sẵn không? hay mình phải tự tạo?

Nếu không có yêu cầu gì đặc biệt, Power mosfet cũng giống một mosfet bình thường như những mosfet khác có trong công nghệ đó. Nhiệm vụ của nó là chuyển tải power từ nguồn tới đầu ra hay nói cách khác dòng điện đi qua nó có thể lên tới xxxmA hoặc cao hơn nên nó có kích thước W rất rất to và L rất rất bé so với các linh kiện khác trong mạch.

Bác hithere có thể cho em cái sơ đồ khối của mạch trong quote không? nếu được bác giải thích thêm nguyên lý hoạt động thì hay quá

Bạn vào đây http://www.dientuvietnam.net/forums/...79/index4.html bài số 32 (post #32). Nếu có gì không hiểu thì chúng ta trao đổi tiếp.

Thân mến,

[thuclh]

Chào bác hithere và các bác trong diễn đàn!
Em có tool cadence rồi trong có thư viện 90nm. không biết power mosfet kia có trong thư viện sẵn không? hay mình phải tự tạo? Bác hithere có thể cho em cái sơ đồ khối của mạch trong quote không? nếu được bác giải thích thêm nguyên lý hoạt động thì hay quá

Ừm, bạn sẽ không có nhiều tùy biến cho từng con power mosfet riêng lẻ. Thông thường nó cũng như các con high voltage mosfet khác với LOCOS, LDD ... Cái bạn phải quan tâm, chú trọng hơn là làm sao kết hợp các con mosfet đó sao cho tối ưu nhất, có thể là Rds ON bé nhất trên 1 diện tích nhỏ nhất với chi phí fab bé nhất. Một số rules mà bạn phải quan tâm như vấn đề dùng chung giếng, khoảng cách các giếng, khoảng cách tối đa của body contact, các lớp chôn (buried layer), điện trở đế tối đa (để tránh latchup), .v.v.
Một số vấn đề rất rất rất quan trọng mà bạn phải quan tâm nữa đó là current density, current distribution. Nó phụ thuộc và cách bạn bố trí layout hơn là công nghệ, . Bạn phải layout metal fingers làm sao cho dòng tới từng con mosfet là tuơng đối bằng nhau, khoảng cách dòng vào, ra cũng tương đối như nhau... Cái này tương tự như bạn canh tác trên một cánh đồng, đừng để vùng được tưới nhiều quá, vùng lại khô hạn. Hệ thống kênh mương của bạn phải tưới đều, tưới khắp cánh đồng. Chiều dài muơng cũng phải đồng đều nhau để tránh tình trạng nước sẽ chạy theo đường ngắn nhất, tránh vỡ mương (~current density). À, nhắc tới đây mình lại nhớ tới vấn đề nữa là gate delay và current sensing. Dây dẫn gate thông thường được dùng bằng poly, thế nên vấn đề gate delay cũng khá là quan trọng, tránh tính tràng cái đã off, cái chưa kịp on. Gate delay cũng có ảnh hưởng tới pha của dòng điện. Tốt nhất là các dòng điện trên từng con mosfet nên đồng pha với nhau và đồng pha với dòng chảy qua thiết bị sensing mosfet.
Sesing mosfet được đặt ở vị trí trung bình của dòng điện, nguồn nhiệt. Tín hiệu đầu vào, ra của sensing mosfet cũng phải gần pha với nhau, .
Bạn cũng phải quan tâm tới high frequency spike. Vì power mosfet quá to nên nó phản ứng không đủ nhanh.
.......