Từ cát đến chip.

[Paddy]

Progressive Vs Interlaced

Chắc các bác còn nhớ lúc DVD mới ra thì có interlaced và progressive.

Hãng làm IC cho DVD không chế tạo riêng 2 con IC khác nhau. Vì đa số các bộ phận đều giống nhau, nên họ chỉ làm 1 loại IC thôi. Rẻ tiền hơn nhiều (vì chỉ mất 1 bộ mask thôi - coi phần Photolithography) và dễ đáp ứng với thị trường (vì không biết interlaced cần nhiều hay ít so với progressive).

TE sẽ viết TP cho progressive hay cho interlaced. Và một phần trong đó là sẽ đốt cầu chì cho bộ phận không dùng. Thế là các bác khách hàng đểu giả như tq không thể nào mua IC loại interlaced rồi "máy mó" biến thành loại progressive.

[Paddy]

CMOS Sensor.

Đối với các CMOS sensor cho máy chụp hình thì sao ?

Tại wafer sort thì họ thử "qua loa" thôi. Đếu khau FT (final test), tức là IC đã được đóng gói thì họ thử thêm các phần khác nữa.

Vì một số sensor được bọc qua lớp kiếng cho nên nó sẽ "nhìn đời qua mảnh ve chai", vì thế ánh sáng sẽ bị thay đổi. Vì vậy nên khi qua handler thì IC được qua phần thử mầu sắc. Cái này rất đơn giản, nhưng rất quan trọng.

Một đống đèn LED mầu RGB được chiếu lên mặt sensor với các độ sáng khác nhau. TP sẽ thử và coi IC có nhìn đúng mầu và độ sáng không. Có khi họ còn chiếu hình lên IC rồi đọc lại hình đó từ sensor coi đúng bao nhiêu phần trăm.

[Paddy]

Test time

Vì thời giờ là tiền bạc cho nên thời gian thử nghiệm (test time) rất quan trọng trong kỹ nghệ.

Thí dụ một TP chạy mất 1 giây, nhưng nếu giảm được 10 ms thì họ sẽ tìm cách làm ngay. Một con IC bớt được 1/100 giây nhân lên vài chục triệu con IC thì thời gian đấy sẽ biến thành nhiêu $$$ hơn.

Nhưng giảm làm sao ? Mua tester mới cho chạy nhanh hơn ? Cái này sẽ tốn $$$ hơn, và chưa chắc đã làm được vì "chậm nhất" vẫn là vận tốc của con IC.

Đây là lúc mà môn toán "statistical analysis" (không biết tiếng VN kêu là gì) được dùng.

Thí dụ: phần RAM trong MCU. Phần này trước giờ hãng đã biết là bị hư khoảng 0.0001% (1/1000000) trong vòng 6 tháng qua hay trong số vài chục triệu con IC đã được bán ra thị trường. Thay vì thử nghiệm nó (phần RAM) 100%, họ chỉ thử phần walk 1 thôi, và bỏ bớt phần walk 0 hay checkered flag, speed test, v.v.

Nói tóm lại là vì $$$ cho nên nhiều khi con IC sẽ không được thủ nghiệm 100% trong khâu sản xuất. Dĩ nhiên trong lúc làm R&D thì họ đã thử nó rất kỹ rồi.

[Paddy]

Infant Mortality - Chết Non.

Các bác đọc post trước có thể đã nghĩ vậy là xong rồi. Thử nghiệm được bin 1, bây giờ thì đem ra bán. Thực tế không phải vậy đâu. Con IC còn phải qua nhiều cửa ải nữa.

Mục kế tiếp kêu là chết non (infant mortality) của IC (thực ra là trước khâu FT hay Sort, tùy hãng, tùy sản phẩm). Theo thống kê chừng 25 năm trước thì đa số các IC (chừng 80%) chết non và chết già, rất ít bị chết lúc tuổi trung niên. Theo thống kê này (nếu tớ không nhớ lầm) thì hơn nửa (của 80 % đó) là chết non trong vóng 3 tháng đầu tiên. Đám chết già thì hơn 20 năm. Còn đám trung niên thì hay chết vì người dùng không đúng cách (quá tải, quá áp, v.v.).

Trong kỹ nghệ (25 năm trước) thì họ không nghĩ con IC sẽ còn thông dụng sau vài năm, nên chuyện chết già không phải là vấn đề chính. Cái họ quan tâm tới là đám IC chết non.

VD: khách hàng mua IC về dùng. Vài tháng sau khách hàng của họ trả hàng lại vì mới dùng vài ngày mà đã tỏi rồi. Thế là khách hàng sẽ không bao giờ mua IC của hãng đó nữa.

Làm sao để lọc đám chết non ra được vì nhiều khi nó sẽ chết sau chừng vài tháng sử dụng (liên tục) ???????????????

Họ khám phá ra rằng nhiệt độ và điện thế sẽ có ảnh hưởng như thời gian dùng. Nếu đem IC ra chạy với điều kiện khắc nghiệt, thì sẽ lọc đám chết non ra. Trong kỹ nghệ kêu là electrical stress và temperature stress.

VD: một con OR gate với điều kiện bình thường là Vcc=5V tại nhiệt độ 25C. Tuy nhiên với nhiệt độ 125C và tại Vcc=5.5V chạy trong 12 tiếng đồng hồ thì sẽ giống như con IC được dùng dưới điều kiện bình thường liên tục trong thời gian khoảng 3 tháng (với kỹ nghệ 25 năm trước). Vì vậy thay vì chạy con IC với điều kiện bình thường trong 3 tháng coi nó chết hay không, họ sẽ cho chạy tại 125C với Vcc=5.5V trong chừng 12 tiếng. Đỡ tốn điện và thời gian (=tiền bạc).

Một cái lợi thứ 2 nhưng không kém phần quan trọng là lọc đám chết non ra thì sẽ đỡ tốn thời gian thử nghiệm trong khâu FT (final test). Tớ đã thấy một loại IC (RAM) mà chết non hết 70% sau 12 tiếng tại 125C và Vcc=5.5V.

Lối làm này giống như người Thượng vùng Cao Nguyên Trung Phần. Tức là họ đem con ra suối tắm lúc mới sanh. Đứa nào sống sót thì rất khỏe mạnh (cái này nghe nói thôi chứ tớ chưa thấy tận mắt).

Trong kỹ nghệ họ kêu khâu lọc chết non này là Burn In.

[Paddy]

Dynamic vs. Static

Burn In (tạm dịch là nướng chip) được chia làm 2 loại chính. Đó là Dynamic và Static.

Dynamic thì có signal chạy vô IC. Còn static thì không.


VD: burn in cho static RAM. Họ sẽ nối chân Address và Data vào binary counters (qua điện trở). Và các chân còn lại được nối vào Vcc hay GND (qua điện trở) để nó nằm trong dạng "viết".

Xem hình dưới. Chân A0 thì gắn vô Q1, A1 thì gắn vô Q2, v.v. Tới mấy chân Data thì gắn vô Q cuối cùng. Với lối gắn như thế thì con RAM sẽ bị "walk 0" rồi "walk 1", và được liên tục thay đổi như vậy.





Còn static burn in thì đơn giản hơn nhiều. Mấy chân A được treo vô Vcc, và D thì vô GND. Mấy chân còn lại thì được mắc để IC được viết vô. Mỗi hãng có lối làm dựa trên nhiều thứ khác nhau. Cái này là nói chung chung cho biết sự khác biệt giữa dynamic và static thôi.


Vcc thì tùy theo loại IC. Loại dân dụng/quân đội thì chừng 5.5-5.75.

Nhiệt độ thì 125C cho dân dụng. 150C cho quân đội. Bây giờ có lúc họ thử tại 200C luôn và gần như không còn phân biệt dân dụng hay quân đội nữa vì kỹ nghệ tốt hơn nên con IC chịu được nhiệt độ cao hơn.

Về thời gian thì tùy theo loại IC, và kỹ nghệ. 25 năm trước thì RAM và TTL là 12 giờ burn in.


Giá cả thì cũng tùy. Đổ đồng ra giá 25 năm trước là chừng 1 xu cho chừng 5-10 con. Nghe thì có vẻ bèo, nhưng nhân lên cả trăm ngàn con IC thì cũng hao lắm.

[Paddy]

Burn In Vector.

Đối với static RAM thì dynamic burn in chỉ cần một đống binary counters là có thể walk 0 và walk 1 rồi.

Đối với các thứ rắc rối hơn như MCU, uP thì sao ? Cái này thì lại phải nhờ tới các bác DE. Giống như test vector, họ đưa ra burn in vector. Mục đích chính là họ muốn con IC phải hoạt động trong môi trường burn in. VD: họ bắt con MCU phải push, pop, add, mov, jump, far jump, v.v.

Thường thì họ đưa với dạng HEX file rồi nhân viên trong khâu burn in sẽ bỏ vô EPROM rồi gắn vô máy (25 năm trước). Máy sẽ download từ EPROM vô trong static RAM cuả máy và cho tín hiệu vô một đống IC được burn in. Bây giờ thì đơn giản hơn. Họ chỉ cần vô network, móc cái HEX file đó ra và bỏ vô PC cuả lò nướng là xong. Sau đó PC tự động lo hết.

HEX file này rất quan trọng. Những hãng như Intel khi làm burn in tại các hãng khác họ cho nhân viên tới gắn EPROM vô máy rồi khoá máy lại. Nhân viên tại hãng mướn chỉ bật lò cho chạy thôi chứ không biết tín hiệu gì trong EPROM hết. Còn hãng như AMD thì họ đưa thẳng HEX file cho tự làm chứ không quá khắt khe như Intel.

[Paddy]

85/85 và Mil-Aero

Một lối nữa kêu là 85/85. Tức là burn in tại 85C với độ ẩm là 85%. Lối này thường được dùng cho đồ quân đội hơn là đồ dân dụng.

Đồ quân đội và đồ dùng trong không gian được thử nghiệm thêm nhiều thứ khác. Được thử tại nhiệt độ cao hơn (150C) hay thấp hơn (-60C - 25 năm trước. Bây giờ thì khác). Ngoài ra con IC phải chịu nổi phóng xạ trong không gian. Vì thế mấy IC này được đưa vô phòng "phóng xạ" để coi sống còn ra sao. Nó chỉ là một cái tủ (lớn cỡ một cái bồn xăng trên xe bồn mà các bác hay thấy trong phim ảnh) trong đó có cài loại phóng xạ khác nhau. Sau khi được nằm trong đó với thời gian nào đó, họ đem ra thử coi IC còn chạy nổi không. Đa số sống hay chết là nhờ cái vỏ (package) của IC.

Không những vậy mà họ còn cho IC chạy trong môi trường mà nhiệt độ thay đổi liên tục (từ 150C đến -60C) trong vòng 1-2 phút. Và họ làm như thế cả trăm lần với con IC được thử nghiệm liền tù tì. Lý do là coi die của IC có bị rạn vì sự giãn nở của nó và của vỏ IC. Lối này thường được kêu chung là "temp cycling" (temperature cycling).




Quan trọng hơn nữa là nhân viên làm cho hàng này (kêu là Mil-Aero = Military & Aerospace) phải được CS liên bang coi qua lý lịch đàng hoàng. Rất nhiều người VN không được vô khâu này vi lý do là còn cha mẹ hay vợ con tại VN. Bác nào mà có tiền án thì khó mà qua cái ải này.


Những thứ như logic gate, op amp thì người làm đã biết nó là gì rồi. Còn mấy thứ mà chỉ cho mil-aero dùng thì họ cho một tên nào đó, và mỗi một khâu thường hay có tên khác nhau. Trong fab tên khác với test floor. Còn data sheet của nó thì khó mà thấy được lắm. Chỉ những ai cần mới có thể xem được.

Thường thì nhân viên từ chính quyền xuống kiểm tra chừng 2 lần một năm. Có khi họ xuống đột xuất coi mình có làm đúng như họ muốn hay không. Giấy tờ, và tên/số nhân viên làm phải nằm đúng chỗ, giấy tờ bảo trì máy phải đúng hạn, v.v.

Dân Mỹ hay nói tắt cho lẹ vì thế nếu không trong nghề thì khó mà biết họ đang nói gì. VD như mil-aero, temp cycling, rel (reliability), v.v.

[Paddy]

Samples - Hàng Mẫu

Thường thì tới thời gian này là một số chip sẽ được gửi tới tặng không cho các hãng mà đang làm ra sản phẩm dùng loại IC đó.

VD: DRAM tới các bác làm SIMM, MCU tới mấy bác làm máy lạnh, nồi cơm điện, v.v.

Cái này thường được kêu chung làm sample (hàng mẫu). Tuy nhiên đây không phải là mấy thứ hàng mẫu mà mấy hãng hay đem cho trên mạng đâu. Loại cho trên mạng là thuộc loại hàng đang bán, đã được thử nghiệm 100% rồi. Loại hàng mẫu nói trên là đang trong quá trình thành lập, chưa chắc đã được thử nghiệm 100%. Những thứ hàng này thường được kèm theo tờ giấy nói rằng "có chuyện gì thì ráng chịu" và giấy thỏa thuận là không được tiết lộ ra cho người khác !!!

Họ cho không như thế để các hãng có thời gian mà nghiên cứu và chế biến sản phẩm của họ dựa trên hàng mẫu này.

Người ta làm thế để lúc sản phẩm đã hoàn tất thì họ sẽ biết thị trường sẽ ra sao. Nhiều con chip được khách thích thì họ sẽ đặt hàng ngay. Nhiều con chip chưa ra đến cửa đã bị bỏ vô thùng rác vì không ai thèm.


Tới đây thì bà con có thể hiểu mấy cái tin vịt như con chip Intel được sản xuất trước đó vài năm nhưng chưa tung ra thị trường vì chờ giá cao hơn, bán hết đồ cũ, v.v. Tung con uP ra mà chờ cả 3-4 tháng sau mới biết bà con có thích hay không (trong khi hàng nằm tồn kho) thì chỉ có lỗ vốn to thôi. Không những vậy mà ra sau AMD thì sao ?

Cái chính ở đây là "thời gian nghiên cứu và chế biến sản phẩm của khách hàng tương lai". Người khách họ cũng cần có thời gian để thử nghiệm sản phẩm và quan trọng nhất là thử xem "thị trường tiêu thụ" như thế nào. Và dĩ nhiên là họ muốn ra sản phẩm đầu tiên trên thị trường. Không tặng IC mẫu cho họ, mà hãng khác cho, thì có thể sẽ mất mối.

[hithere123]

May quá, dạo này bác Paddy không đi chơi. Đang đà này, bác giới thiệu một chút về test cho món FLASH nhớ

[ngoclinh_xl]

Bác paddy có thể nói kỹ hơn về test SRAM không bác. Em có tìm hiểu qua về SRAM nhưng chỉ mới hiểu khá mơ hồ về test. Trước tiên về simulation. GIả sử em làm ra 1Mb SRAM. Em không biết có cách nào mà simulation 1Mb cả bác à, nó có số lượng transistor rất lớn vì vậy thời gian mô phỏng có lâu không bác ? Rồi còn vấn đề post layout simulation nữa? Bây giờ em làm ra die rồi. Vậy việc test trên die là mình test như thế nào hả bác ?
Cảm ơn bác,

[Paddy]

May quá, dạo này bác Paddy không đi chơi. Đang đà này, bác giới thiệu một chút về test cho món FLASH nhớ

Tớ không rành về test bác ạ. Những thứ tớ biết là trước khi có flash.

[Paddy]

Bác paddy có thể nói kỹ hơn về test SRAM không bác. Em có tìm hiểu qua về SRAM nhưng chỉ mới hiểu khá mơ hồ về test. Trước tiên về simulation. GIả sử em làm ra 1Mb SRAM. Em không biết có cách nào mà simulation 1Mb cả bác à, nó có số lượng transistor rất lớn vì vậy thời gian mô phỏng có lâu không bác ? Rồi còn vấn đề post layout simulation nữa? Bây giờ em làm ra die rồi. Vậy việc test trên die là mình test như thế nào hả bác ?
Cảm ơn bác,

Bác làm cho hãng nào mà lạ vậy ?

Wafer chưa ra khỏi cửa thì người ta đã phải có TP sẵn sàng rồi chứ !!!

[Paddy]

Test Program.

Nói rõ thêm tí xíu về Test Program.

Nó có rất nhiều loại.

Loại cho wafer sort tức là thử lúc IC còn nằm trên wafer.

Loại cho IC đã được cắt rời ra trong khâu Final Test (FT). Loại này thường thì có 2 loại. Loại 1 là cho production và loại 2 là cho QA (quality assurance). Giữa 2 TP này khác nhau cái gì ??? Theo tớ biết thì đa số chỉ khác nhau về giới hạn (limits) thôi. Những giới hạn này (+ và -) thường được gọi chung là cửa sổ (windows). Tứ là những IC nào lọt vô "cửa sổ" này thì là loại tốt.

VD: chân output của một con audio Op Amp cần phải có độ gain là 20. Những con nào lọt vô cửa sổ với độ gain 18-22 thì cho thoát (tốt) trong production TP. Khi qua đến khâu QA thì họ chỉ thử những con tốt (dĩ nhiên rồi, mấy con hư thì đã vô thùng rác rồi). Lý do là họ muốn bảo đảm chất lượng nên cho thử lại lần nữa. Nhưng lần này thì cửa sổ tương đối được "mở rộng" hơn một tí xíu. TP sẽ cho gain từ 17-23 là thuộc loại tốt.


Ngoài ra họ còn cho chạy thêm vài thứ khác để thu thập dữ kiện dùng cho tương lai, dùng để làm thay đổi lối sx wafer, v.v. VD: họ cho con IC chạy liên tục vài ngàn lần và so sánh kết quả coi nó hoạt đông ra sao. Lối thử này kêu là characterization (kêu ngắn là char)

VD: cũng con Op Amp đó họ thử THD (total harmonic distortion). Họ cho chạy liên tục với nhiệt độ khác nhau, điện thế khác nhau rồi ngồi coi kết quả coi THD thay đổi như thế nào.

Vì mỗi hãng một khác nên tớ nói chung chung thôi nhá: Các bác TE thì viết TP. Nhưng các bác ngồi suy ngẫm về kết quả test char thì do một nhóm kỹ sư khác ngồi làm, thưường được kêu là PE (product engineer). Đám TE cũng tham dự nhưng đó không là việc chính của họ. Đám PE thì họ sẽ rành hơn về con IC, tức là họ có thể ngồi nói chuyện với mấy tay process engineer (cũng kêu là PE luôn) trong Fab để coi xem tại sao con chip lại cho ra kết quả như thế. Họ cũng dùng nhiều về toán để tính xem cần thử như 5% hay 20% số IC trên wafer để có thể dùng làm để biết wafer đó tốt hay không. Lối này kêu là sample sort (không dùng trong production).

[Paddy]

Tp

Trước và sau khi con wafer thành hình thì họ cũng thử các thứ khác nữa.

Các bác còn nhớ mấy con "đường" nằm giữa các IC chứ. Tại đây họ đặt các test circuit để thử về process của fab, tức là các mạch điện mẫu. Mấy mạch này hoàn toàn không dính dáng đến IC trên wafer. Lối thử này được kêu chung là ET (electrical test). Mấy người ngồi lập trình cũng được kêu là TE, nhưng thường không nằm trong nhóm của TE cho production. Mà họ nằm trong các phòng lab chuyên lo về ET, và thường thì trực thuộc về nhóm process của FAB.

[ngoclinh_xl]

Bác làm cho hãng nào mà lạ vậy ?

Wafer chưa ra khỏi cửa thì người ta đã phải có TP sẵn sàng rồi chứ !!!

Chào bác Paddy,
Em còn chưa biết TP nên viết trên ngôn ngữ nào và viết ra làm sao nữa cơ. Em mới là dân nhập môn cũng không làm cho hãng nào cả, chỉ là nghiên cứu thôi. Còn cái die em nói ở trên chỉ là giả sử thôi chứ em chưa làm gì hết bác à, mới chỉ shematic design thôi.
Thanks!