Xin chào các bác! Em là beginner của VHDL nên có câu hỏi muốn hỏi các bác mong các bác trả lời giúp. Câu hỏi là :Các bác có thể giải thích giùm em "Concurrent Code" và "Sequential Code" là gì và cách phân biệt chúng. Cám ơn nhiều :d
Concurrent Code - Sequential Code
Collapse
X
-
Hi bạn,
Concurrrent tiếng Anh nghĩa là được simulator thưc hiện đồng thời, cùng lúc
Sequential = theo trình tự, nghĩa là sẽ được simulator thực hiện từ trên xuống dưới.
Trong tài liệu chuẩn của VHDL và verilog người ta sẽ định nghĩa các statement nào là concurrent, statement nào là sequential. Mình không nghĩ bạn có thể phân biệt được. Vì người ta định nghĩa nên mình theo đó, và biết các statement nào là sequential hay concurrent. Có thể cùng tên nhưng tùy trường hợp lúc concurrent, lúc sequential
Ví dụ:
1) process là concurrent.
process1: process(clk, rst) ... begin end process
process2: process(clk, rst) ... begin end process
process1 và process2 sẽ được simulator thực hiện cùng lúc, Từ đó suy ra, bạn sẽ có được 2 mạch logic chạy cùng lúc.
2) Các statements giũa begin và end process là sequential
process (..)
begin
if(rising_edge(clk) then
if(a = '1') then b <= '1'; end if; --statement 1
if(c = '1') then b <= '0'; end if; --statement 2
end if;
end process;
trong ví dụ này: ngay lúc rising_edge của clk, if statement 1 sẽ được simulator thực hiện trước if statement 2
ac = 00: ko có gì xảy ra
ac = 10: b được gán = 1
ac = 01: b được gán = 0
ac = 11: b được gán = 0
Mạch logic sẽ được tạo ra đề có kết quả khớp với simulator.
-
Sau khi đọc bài bạn mình cũng hiểu được 1 ít về "Concurrent Code - Sequential Code" và mình xin được trả lời câu hỏi của bạn như thế này, mình xin mượn code của bạn.
process (..)-- process 1
begin
if(rising_edge(clk) then
if(a = '1') then b <= '1'; end if; --statement 1
end if;
end process;
------------------------
process (..)--process 2
begin
if(rising_edge(clk) then
if(c = '1') then b <= '0'; end if; --statement 2
end if;
end process;
---------------------------------------------
vì process là Concurrent nên khi mô phỏng cả 2 process thực thi cùng 1 lúc:
khi ac=00 thì ko xảy ra điều gì.
khi ac=01 thì b=0
khi ac=10 thì b=1
khi ac=11 Vấn đề sẽ nằm ở đây vì trong Concurrent thì 1 output sẽ không thể gán đồng thời 2 giá trị cùng 1 lúc. và Synthesize có thể báo lỗi
Và trên là câu trả lời của mình. Ko biết đúng ko. Mong bác kiểm tra hộ .Thank
Comment
-
-
Theo như ví dụ ở trên của bạn, simulator có thể sẽ báo lỗi vì "b" không có thể có 2 giá trị (0 và 1) liền một lúc. Bạn có thể dùng 2 giá trị tạm thời cho đường ra của mỗi process. Rồi dựa trên một dữ kiện nào đó để quyết định giá trị của "b"Nguyên văn bởi enter88 Xem bài viếtSau khi đọc bài bạn mình cũng hiểu được 1 ít về "Concurrent Code - Sequential Code" và mình xin được trả lời câu hỏi của bạn như thế này, mình xin mượn code của bạn.
process (..)-- process 1
begin
if(rising_edge(clk) then
if(a = '1') then b <= '1'; end if; --statement 1
end if;
end process;
------------------------
process (..)--process 2
begin
if(rising_edge(clk) then
if(c = '1') then b <= '0'; end if; --statement 2
end if;
end process;
---------------------------------------------
vì process là Concurrent nên khi mô phỏng cả 2 process thực thi cùng 1 lúc:
khi ac=00 thì ko xảy ra điều gì.
khi ac=01 thì b=0
khi ac=10 thì b=1
khi ac=11 Vấn đề sẽ nằm ở đây vì trong Concurrent thì 1 output sẽ không thể gán đồng thời 2 giá trị cùng 1 lúc. và Synthesize có thể báo lỗi
Và trên là câu trả lời của mình. Ko biết đúng ko. Mong bác kiểm tra hộ .Thank
process (..)-- process 1
begin
if(rising_edge(clk) then
if(a = '1') then b1 <= '1'; end if; --statement 1
end if;
end process;
------------------------
process (..)--process 2
begin
if(rising_edge(clk) then
if(c = '1') then b2 <= '0'; end if; --statement 2
end if;
end process;
------------------------
process (..)--process 3
begin
if(rising_edge(clk) then
if(d = '1') then b <= b1;
else b <= b2; end if; --statement 3
end if;
end process;Last edited by tonyvandinh; 19-11-2010, 09:11.
Comment
-
Đúng roài,
- Chương trình tổng hợp (synthesizer) sẽ báo lỗi, phần cứng nào tạo ra như vậy sẽ lỗi vì 2 flip-flop nối với nhau ở đầu ra. (Lỗi là "multiple driver" cho cùng 1 signal)
- Simulator thì ko chắc có bị lỗi không, vì kiểu std-logic, trong simulator có các giá trị khác: Z, X ... trong trường hợp a = 1 và c = 1, có thể b sẽ bị gán X ... các bạn tự kiểm tra thử
Comment
-
Nếu muốn simulator không báo lỗi, thì phải dùng resolution type cho "b"Nguyên văn bởi jefflieu Xem bài viết- Simulator thì ko chắc có bị lỗi không, vì kiểu std-logic, trong simulator có các giá trị khác: Z, X ... trong trường hợp a = 1 và c = 1, có thể b sẽ bị gán X ... các bạn tự kiểm tra thử
Comment
Bài viết mới nhất
Collapse
-
-
-
bởi bqvietĐám UPS cửa cuốn đời cổ vẫn chạy 1 biến áp sắt từ vừa để hạ áp điện lưới nạp bình điện, vừa để kích áp bình điện thành sóng vuông đầu ra đấy thôi. Kiểu tiết kiệm này đã có từ mấy chục năm nay. Sơ đồ đại loại như link
https://www.homemade-circuits.com/si...rchargerchang/...-
Channel: Nguồn!
06-09-2026, 16:49 -

Comment