D latch trong verilog

[tanbmuit]

ai có code verilog sử dụng D latch ở trong không zậy ? post cho tham khảo chút . thanks all .

[thegioi21mas]

module d_latch (GATE, DATA, Q);
input GATE, DATA;
output Q;
reg Q;
always @(GATE or DATA)
if (GATE)
Q = DATA;
endmodule