Phân cực cổng logic trong mạch đa hài phi ổn

[spy004]

Em đang làm đồ án về mạch dao động đa hài phi ổn dùng cổng logic và RC. Trong đề tài có yêu cầu tính phân cực và giới hạn tần số của mạch.
+Theo em hiểu tính phân cực là làm cho khi mạch hoạt động thì cổng logic phải ở vùng khuếch đại=>Phải tính toán hay thực nghiệm như thế nào để chọn được điện trở(em đọc trên mạng thấy điện trở chọn từ 1k-100k đối với IC họ CMOS) ?
+Tần số phụ thuộc vào thời hằng như thế nào? Tại sao chu kỳ lại nằm trong khoảng RC<T<2RC?
Mạch của em có dạng sau

http://www.electronics-tutorials.ws/waveforms/generators.html

Nhưng thay vì dùng IC 7414 thì đề tài yêu cầu sử dụng cổng logic loại CMOS vd 4011(NAND) hoặc 4049(NOT). Mong các sư huynh giúp đỡ.

[tmphuc059]

Minh cung lam giong vay do.Nhung cung ko bik lam sao de chon gia tri R nua

[tmphuc059]

Công thức tính chu kì của mạch sau là như thế nào vậy?


link

Nếu tụ C2 thay bằng thạch anh 455kHz thì chu kì sẽ như thế nào?

[tinhyeu2316]

minh cung co de tai la
mạch dao động đa hài phi ổn dùng cổng logic chỉ mình với