Cách tạo thư viện trong VHDL

Collapse
X
 
  • Giờ
  • Show
Clear All
new posts
  • FFGmember
    Thành viên chính thức
    • Nov 2005
    • 31

    #1

    Cách tạo thư viện trong VHDL

    Khi em lập trình ứng dựng, tạo ra nhiều khối con rồi dùng schematic ghép chúng lại với nhau. Và có rất nhiều khối con được dùng đi dùng lại nhiều lần ví dụ như khối tạo xung 1Hz... . Và như vậy mỗi khi tạo một Project mới em lại phải copy khối đó rồi lại phải tạo " schematic symbo" nói chung một lần hai lần không sao, nhưng lapj đi lặp lại => phát mệt

    Câu hỏi của em: liệu có cách nào add các khối đó như dạng thư viện ( counter comparator.... ) của riêng mình lưu các khối hay dùng, khi sử dụng chỉ cần kéo thả ra và ghép vào sơ đồ của mình không

    Thanks all !!!
  • yesme@
    Thành viên tích cực
    • Aug 2005
    • 212

    #2
    Hình như bạn làm về Verilog HDL chứ không phải VHDL. Nếu VHDL thì bạn có thể xây dựng các packages và sau đó bạn có thể tái sử dụng trong bất kỳ ứng dụng nào. Để có thể sử dụng trong ứng dụng nào đó thì bạn chỉ cần khai báo gói và gọi tên của function đó là được. Y như kiểu bạn dùng các thư viện IEEE ấy.
    Rất tiếc mình không dùng Verilog nên không có câu trả lời chính xác cho bạn.


    Comment

    • FFGmember
      Thành viên chính thức
      • Nov 2005
      • 31

      #3
      Nguyên văn bởi yesme@
      Hình như bạn làm về Verilog HDL chứ không phải VHDL. Nếu VHDL thì bạn có thể xây dựng các packages và sau đó bạn có thể tái sử dụng trong bất kỳ ứng dụng nào. Để có thể sử dụng trong ứng dụng nào đó thì bạn chỉ cần khai báo gói và gọi tên của function đó là được. Y như kiểu bạn dùng các thư viện IEEE ấy.
      Rất tiếc mình không dùng Verilog nên không có câu trả lời chính xác cho bạn.
      Em dùng VHDL mà.
      Em có thoái quen dùng schematic nên muốn có kiểu thư viện như của orcard ý, khi cần lôi ra rồi nôi đây ghép các khối vào

      Comment

      • MinhHa
        Thành viên tích cực
        • Jul 2005
        • 1113

        #4
        Bạn dịch sang symbol. Khi cần thì chỉ cần insert symbol vào là xong. Nó ở trong MENU File đó. Chọn creat symbol là OK.
        Nhà sản xuất chuyên nghiệp các sản phẩm OEM cho gia dụng và công nghiệp.

        Biến tần
        Máy giặt
        Lò vi sóng
        Bếp từ.
        Tủ lạnh.
        Điều hòa

        Comment

        • yesme@
          Thành viên tích cực
          • Aug 2005
          • 212

          #5
          Nếu bạn dùng schematic (các công cụ của Xilinx và Altera) thì bạn có thể add nó vào thư viện symbol.

          Mình viết VHDL trên Nedit nên chẳng có cái symbol nào cả.


          Comment

          • nad
            Thành viên mới
            • Aug 2005
            • 14

            #6
            Nếu bạn theo Xilinx, ISE WebPack hoặc Foundation thì có thể tham khảo theo link này



            To bác Minh Ha : Em là Đức chỗ anh Tùng có gì mong bác chỉ bảo

            Comment

            • FFGmember
              Thành viên chính thức
              • Nov 2005
              • 31

              #7
              Nguyên văn bởi nad
              Nếu bạn theo Xilinx, ISE WebPack hoặc Foundation thì có thể tham khảo theo link này



              Link này khá hay. Em đang dùng cái này. Thấy cũng được: Đưa tất cả các module vào trong một Project rồi add cái project hay dùng vào symbo theo link trên.

              Comment

              • tuphuong2612
                Thành viên mới
                • Mar 2006
                • 1

                #8
                Nếu bạn đang sử dụng phần mềm Max+plus II thì có thể vào Options/User libraries rồi Add để link tới khối con mà bạn cần sử dụng.

                Comment

                • Ikeuchi
                  Thành viên mới
                  • Oct 2010
                  • 3

                  #9
                  - Mình mới học VHDL , trong quá trình tạo thư viện bị vướng 1 chút nên nhờ mọi người giúp đỡ . Mình muốn hỏi là khi tao thư viện riêng cho mình ví dụ tên thư viện là mylib, các thành phần trong thư viện là các thực thể entity hoàn chỉnh đã được biên dịch. trong file main.vhd mình dùng liên kết bằng các component theo cấu trúc :
                  library work;
                  ...
                  component a1 port (i1,i2 : in std_logic; o1:out std_logic);end component;
                  for all : a1 use entity work.a1(geta1);

                  trong đó geta1 là phần architecture của thực thể a1/ nhưng khi chạy nó báo lỗi thư viện: thông báo file a1 phải có trong thư viện work. nhưng trong thư mục work đã có modul a1 rồi . Vậy phải khác phục thế nào?
                  Last edited by Ikeuchi; 29-02-2012, 15:34.

                  Comment

                  Về tác giả

                  Collapse

                  FFGmember Tìm hiểu thêm về FFGmember

                  Bài viết mới nhất

                  Collapse

                  Đang tải...