thắc mắc về công nghệ chế tạo Cmos

[minhthienvan]

Cho em hỏi mấy anh về cái 2 bán dẫn p+, và n+ được tạo ra hai bên con Nmos và pmos để làm gì nữa dậy? có phai dư thừa ko? hay mục đích gì khác...em cần ý kiến của mấy anh.

[kevin.memi]

MOSFET có 4 cực Drain, Gate, Source, Bulk. Phần n+, và P+ mà bạn cho là "dư thừa" là dùng để kết nối cực Bulk (hay còn gọi là substrate). Thông thường trong mạch số thì cực bulk sẽ được có cùng điện thế với cực source.

[minhthienvan]

Như hình trên thì đó là một NOT Cmos...Mình cũng chưa hiểu lắm, vì một bên p+ đã nối với source còn bên n+ thì nối với Drain rồi mà, làm sao kết nối cùng Source được. Theo như lý thuyết thì mình bỏ p+,và n+ ở hai bên thì vẫn hình thành cổng NOT... Có thể giải thích thêm cho mình hiểu được không. Cảm ơn.

[hithere123]

Đúng rồi, đây là mạch NOT. Mạch nguyên lý theo hình dưới đây:

https://encrypted-tbn1.gstatic.com/i...Fq8m_ud_qkzRMY

Với PMOS bạn thấy lỗ contact màu nâu to bên phải tiếp xúc với cả p+ và n+ trong đó p+ là cực source của pmos, n+ là cực body của pmos. Mục đích của cực body n+ nối với vdd là tạo lớp cách ly bằng một tiếp xúc pn phân cực ngược giữa n well của pmos và p substrate của nmos (p+ nối đất), nếu không có lớp cách ly bằng pn phân cực ngược này thì nmos và pmos sẽ coi như bị chập điện.

Tương tự với nmos, n+ và p+ nối với nhau nối với đất, trong đó n+ là cực source còn p+ là cực body. Cực body nối với điện áp thấp nhất.

Bạn nhìn hình sau (hình 1) sẽ thấy pmos và nmos tạo ra trong công nghệ là có 4 cực

Out, Damned Spot!

Thân mến,

TB: hình như bạn là ngươi nhắn tin hỏi mình về công nghệ cmos, mình đã trả lời ý tổng quát trong mục analog ic design, bạn có thể theo một vài từ khóa trong đó để tìm hiểu thêm. Dưới đây là một tài liệu mô tả các bước chế tạo cổng not bằng công nghệ cmos, bạn tham khảo thử nhé :

http://www.csee.umbc.edu/~cpatel2/links/315/lectures/chap3_lect09_processing2.pdf

[minhthienvan]

Cảm ơn hithere123

[ring]

cho mình hỏi cmos 1 giếng và cmos 2 giếng là sao vậy? ai giải thích dùm mình với

[hithere123]

CMOS một giếng là công nghệ chế tạo mosfet người ta chỉ cần tạo thêm một giếng p HOẶC n nữa mà thôi. Giả sử wafer đã cấy tạp chất loại p thì người ta chỉ cần làm thêm giếng n well khi làm PMOS còn NMOS sẽ dùng chính substrate loại p để làm giếng.

CMOS hai giếng thường gọi là twin well hoặc dual well. Đây là công nghệ khi chế tạo nmosfet hay pmosfet thì đều phải làm giếng mà không lợi dụng substrate để làm giếng cho nmosfet hoặc pmosfet. Lý do chính tại sao cần twin well là khi làm giếng riêng thì người ta điều khiển chính xác hơn nồng độ tạp chất bơm vào, từ đó điều chỉnh điện áp ngưỡng tốt hơn, và các thông số kỹ thuật khác cũng được điều chỉnh chuẩn hơn. Mạch yêu cầu tốc độ cao hay sử dụng công nghệ twin well này.

[ring]

bạn có thể nói rõ hơn chổ 2 giếng cho mình được ko? cho mình xin tài liệu chổ này với.
nhân tiện cho mình hỏi chế tạo CMOS theo phương pháp SOI (Silicon - on - Insulator ) là thế nào không?

[ring]

bạn có thể nói rõ hơn chổ 2 giếng cho mình được ko? cho mình xin tài liệu chổ này với.
nhân tiện cho mình hỏi chế tạo CMOS theo phương pháp SOI (Silicon - on - Insulator ) là thế nào không?

[hithere123]

bạn có thể nói rõ hơn chổ 2 giếng cho mình được ko? cho mình xin tài liệu chổ này với.
nhân tiện cho mình hỏi chế tạo CMOS theo phương pháp SOI (Silicon - on - Insulator ) là thế nào không?

Tức là khi làm giếng thì người ta sẽ làm giếng cho cả hai, ví dụ NMOS trước rồi sau đó làm tiếp giếng cho PMOS mà không lợi dụng wafer đã pha sẵn tạp chất để làm giếng cho PMOS.

Với công nghệ thông thường, chỉ có một công đoạn làm giếng cho NMOS còn PMOS thì dùng luôn cả vùng pha tạp chất loại n sẵn có trên wafer làm giếng; hoặc chỉ làm giếng cho PMOS còn NMOS dùng luôn giếng sẵn có là wafer đã pha tạp chất loại p.

Tài liệu có thể tìm kiếm twin well cmos process, ví dụ như cái này:
http://access.ee.ntu.edu.tw/course/V...ement%20II.pdf

Còn soi thì mình nhớ là đã nói đâu đó rồi, sẽ có một lớp oxide cách ly hoàn toàn đế và mosfet. Bạn tìm kiếm có rất nhiều tài liệu nói về khái niệm này, ví dụ:

http://www.infotech-enterprises.com/...r_Oct_2010.pdf