Nếu đây là lần đầu tiên đến với Điện Tử Việt Nam, bạn có thể đọc phần Hỏi đáp bằng cách nhấn vào liên kết. Có thể bạn cần đăng kí trước khi có thể gửi bài . Để bắt đầu xem bài viết, chọn diễn đàn bạn muốn thăm dưới đây.
Thông báo
Collapse
No announcement yet.
Bien dang tu C/C++ toi VHDL hoac Verilog (High Level Synthesis)
2. Các yếu tố để dòng điện đầu ra không bị "thiếu" Dòng điện đầu ra bị "thiếu" có thể hiểu là không đủ 10A theo yêu cầu hoặc bị sụt áp khi tải thay đổi. Để đảm bảo điều này, bạn cần xem xét các yếu tố sau: a. Khả năng chịu dòng của cuộn cảm
1. Tính toán cuộn cảm (Inductor) Để tính giá trị cuộn cảm, chúng ta cần thực hiện các bước sau: a. Xác định chu kỳ nhiệm vụ (Duty Cycle - D) Với mạch tăng áp lý tưởng, chu kỳ nhiệm vụ được tính theo công thức : D=1-VinVout=1-24V30V=0.2 Vậy D = 0.2 (20%) b....
Comment