Các công cụ hay dùng trong thiết kế vi điện tử

[xuan.anh]

Không bác nào giúp em à, chán quá!

[xuan.anh]

Xin các tiền bối giúp đỡ:
khi em tổng hợp code RTL bằng Design Compiler Synopsys thì bị một lỗi thế này:

Error: /home/xuananh/Desktop/test0/counter.v:13: The statements in this 'always' block are outside the scope of the synthesis policy. Only an 'if' statement is allowed at the top level in this always block. (ELAB-302)
*** Presto compilation terminated with 1 errors. ***

Theo em hiểu là nó bắt dùng lệnh if ở top level trong khối always, và khi em xóa posedge up0 trong danh sach tín hiệu nhạy đi thì hết lỗi, nhưng mạch hoạt động không như ý muốn, nghĩa là khi ấn up thì số trên đồng hồ không nhảy.
Các bác cho em giải pháp đc không ạ, code của em ở dưới, nó chỉ là một khối trong toàn bộ đề tài, và chỉ lỗi ở khối này thôi, những cái khác đều tốt

module counter(clk1,rst,state,up0,time_set,
outh,outm,outs);
//-------------------------------
input clk1,rst;
input time_set,up0;
input [1:0] state;
output reg [5:0] outh,outm,outs ;
//reg clk1;
//--------------------------------------
parameter zero = 6'd0;

//-------------------------mach dem
always@(posedge clk1,negedge rst,posedge up0)
begin
//---------------------------
if(!rst)
begin
outh<=zero;
outm<=zero;
outs<=zero;
end
//-------------------
else
case(state)
2'b00: //chay binh thuong
begin
if(outs==6'd59)
begin
outs<=6'd0;
if(outm==6'd59)
begin
outm<=6'd0;
if(outh==6'd23) outh<=6'd0;
else outh<=outh+6'd1;
end
else outm<=outm+6'd1;
end
else outs<=outs+6'd1;
end

2'b01: //chinh gio
begin
if(up0==1)
begin
if(outh==6'd23) outh<=zero;
else outh<=outh+1;
end
end
2'b10: //chinh phut
begin
if(up0==1)
begin
if(outm==6'd59) outm<=zero;
else outm<=outm+1;
end
end
2'b11: //chinh giay
begin
if(up0==1)
begin
if(outs==6'd59) outs<=zero;
else outs<=outs+1;
end
end
endcase
//----------------------------------------
end
endmodule

[xuan.anh]

Có bác nào biết giúp em với!

[xuan.anh]

up lên nào, các bác giúp với, ở trên ạ!

[xuan.anh]

Xin các tiền bỗi giúp đỡ:
khi em tổng hợp code RTL bằng Design Compiler Synopsys thì bị một lỗi thế này:

Error: /home/xuananh/Desktop/test0/counter.v:13: The statements in this 'always' block are outside the scope of the synthesis policy. Only an 'if' statement is allowed at the top level in this always block. (ELAB-302)
*** Presto compilation terminated with 1 errors. ***

Theo em hiểu là nó bắt dùng lệnh if ở top level trong khối always, và khi em xóa posedge up0 trong danh sach tín hiệu nhạy đi thì hết lỗi, nhưng mạch hoạt động không như ý muốn, nghĩa là khi ấn up thì số trên đồng hồ không nhảy.
Các bác cho em giải pháp đc không ạ, code của em ở dưới, nó chỉ là một khối trong toàn bộ đề tài, và chỉ lỗi ở khối này thôi, những cái khác đều tốt

module counter(clk1,rst,state,up0,time_set,
outh,outm,outs);
//-------------------------------
input clk1,rst;
input time_set,up0;
input [1:0] state;
output reg [5:0] outh,outm,outs ;
//reg clk1;
//--------------------------------------
parameter zero = 6'd0;

//-------------------------mach dem
always@(posedge clk1,negedge rst,posedge up0)
begin
//---------------------------
if(!rst)
begin
outh<=zero;
outm<=zero;
outs<=zero;
end
//-------------------
else
case(state)
2'b00: //chay binh thuong
begin
if(outs==6'd59)
begin
outs<=6'd0;
if(outm==6'd59)
begin
outm<=6'd0;
if(outh==6'd23) outh<=6'd0;
else outh<=outh+6'd1;
end
else outm<=outm+6'd1;
end
else outs<=outs+6'd1;
end

2'b01: //chinh gio
begin
if(up0==1)
begin
if(outh==6'd23) outh<=zero;
else outh<=outh+1;
end
end
2'b10: //chinh phut
begin
if(up0==1)
begin
if(outm==6'd59) outm<=zero;
else outm<=outm+1;
end
end
2'b11: //chinh giay
begin
if(up0==1)
begin
if(outs==6'd59) outs<=zero;
else outs<=outs+1;
end
end
endcase
//----------------------------------------
end
endmodule

[vtiger]

Mấy hôm nay không thể vào trả lời cho bạn,
Hy vọng bạn sẻ hài lòng ... vtiger chỉ copy and paste còn phần key thì tự mày mò ....
customexp_vG-2012.06-SP1 pan.baidu.com/share/link?shareid=98741&uk=353152535
installer_v2.8: pan.baidu.com/share/link?shareid=98732&uk=353152535

[zicky0908]

mình đọc qua nhiều bài post trong 4rum nhưng không tìm thấy được synopsys custom desginer đâu cả hình như mọi người hơi ít xài cái này thì phải ?
ai có thì share dùm mình với dc ko vì đây là chương trình học bắt buộc.

[vtiger]

https://docs.google.com/file/d/0B8Yg...it?usp=sharing
https://docs.google.com/file/d/0B8Yg...it?usp=sharing
https://docs.google.com/file/d/0B8Yg...it?usp=sharing
cho bạn phần patch MMSIM ( patch cadence 10x use for 32 bit only & sfk )
license for ( IC615 - EDI .. not for MMSIM )
phần patch & flexm cho IC615 thì vào isspsy.me mà download

[ruacon76]

Nếu có Cr...k thì đỡ quá

[robocon2011]

Đây là iscape mới nhất
pan.baidu.com/share/link?shareid=285004&&uk=2486455622
sau unzip vào một folder nào, đổi mode ( chmod a+x bin và plugin) rồi xử dụng

Đây là MMSIM12
pan.baidu.com/share/link?shareid=257927&uk=3442759329
những phần này vtiger đã install, và work ok rồi ... không cần install base

Thank you. Bạn có thể gửi file Cr***ack luôn được không? Nếu k tiện gửi qua diễn đàn thì bạn có thể gửi qua mail giúp tôi đc k?
Đây là mail của tôi: nguyenhuutuyen2509@gmail.com.

Thank bạn trước.

[vtiger]

Đây là iscape mới nhất
pan.baidu.com/share/link?shareid=285004&&uk=2486455622
sau unzip vào một folder nào, đổi mode ( chmod a+x bin và plugin) rồi xử dụng

Đây là MMSIM12
pan.baidu.com/share/link?shareid=257927&uk=3442759329
những phần này vtiger đã install, và work ok rồi ... không cần install base

[ruacon76]

Hèn chi em mò hoài mà ko ra. Lục tung kím cái intall scape. Hix hix
Vậy là cần thêm cái Base nữa mới cài đc phải hem anh ???

[robocon2011]

Hỏi câu này cũng hơi mông lung đó, trong Cadence để dùng cho analog thì IC5.14 thì ok rồi, nhưng cho RF design thì hình như phải IC6.15-511 và mmsim12 mới ok
nhưng trong lĩnh vực digital thì nhiều lắm từ Soc encounter( old version ) -> EDI ( new version ), EST ....( để design cho ASIC )
vtiger chỉ copy and paste mấy link này còn những phần khác hãy cố tự tham khảo
pan.baidu.com/share/link?shareid=33814&uk=4147100467 .................. IC 615-511
pan.baidu.com/share/link?shareid=39427&uk=4197425459 .................. MMSIM 11.10

chúc may mắn

Hi vtiger,

Ở đây chỉ có mỗi phần Hotfix thôi làm sao cài đặt được. bạn có thể up lên phần Base được k?

Regards,

[ruacon76]

Thanks anh vtiger lắm lắm

[vtiger]

Các bạn cho mình xin link download cadence ic (bản nào cũng được, càng mới càng tốt) zí các link trên diễn đàn đều die hết òi. Hix hix

Hỏi câu này cũng hơi mông lung đó, trong Cadence để dùng cho analog thì IC5.14 thì ok rồi, nhưng cho RF design thì hình như phải IC6.15-511 và mmsim12 mới ok
nhưng trong lĩnh vực digital thì nhiều lắm từ Soc encounter( old version ) -> EDI ( new version ), EST ....( để design cho ASIC )
vtiger chỉ copy and paste mấy link này còn những phần khác hãy cố tự tham khảo
pan.baidu.com/share/link?shareid=33814&uk=4147100467 .................. IC 615-511
pan.baidu.com/share/link?shareid=39427&uk=4197425459 .................. MMSIM 11.10

chúc may mắn