help help help

[ngocdt2k3]

Xin chào mọi người, mình là ng mới nghiên cứu về FPGA. Mình có chút vướng mắc phần nhân tần, đúng hơn là chưa biết làm thế nào Ví dụ như xung clock đầu vào la 20Mhz đầu ra cần xung 100MHz. mình lập trình dùng VHDL, mong mọi người có thể đóng góp ý kiến giúp mình về phần này.
Thanks!

[tonyvandinh]

Bạn cần dùng Phase Lock Loop (PLL) để làm nhân tầng. Bạn Google PLL để tìm hiểu thêm nhe

Sent from my MB865 using Tapatalk

[ngocdt2k3]

Cậu có thể share tài liẹu về phần này được không?
mail mình:damngocdcn@gmail.com

[tonyvandinh]

http://en.m.wikipedia.org/wiki/Phase-locked_loop

Sent from my MB865 using Tapatalk

[ngocdt2k3]

Cám ơn anh, em đã làm được rồi. Em dùng DCM trong IPcore. Em muốn hỏi thêm anh một chút. Anh có biết về kỹ thuật PDL(Programable delay line) không ạ? e chỉ biết là nó dựa vào các khối LUTs trong FPGA để tạo độ trễ nhanh trậm dựa vào độ dài ngắn của đường đi, với pp này tần số có thể đạt cỡ trăm Ghz==> liệu có khả thi trên FPGA. Mong anh và mọi người chia sẻ ý kiến.

[tonyvandinh]

Zero delay buffer có thể giúp bạn về vấn đề này. Bạn có thể Google hoặc theo link dưới đây để tìm hiểu thêm nhe

http://www.google.com/url?sa=t&source=web&cd=3&ved=0CDkQFjAC&url=http%3A%2F%2Fwww.analog.com%2Fstatic%2Fimported-files%2Fapplication_notes%2FAN-0983.pdf&ei=gCddT8bwPK3LsQKWs6XDDQ&usg=AFQjCNFgBFiPhduP4r_GeGqy9CYPDZu_bQ

Sent from my MB865 using Tapatalk