Mọi người nói rất nhiều, thậm chí làm rất nhiều nhưng rút cuộc hệ thống nhúng là gì? Một hệ thống có những tiêu chuẩn nào thì được gọi là hệ thống nhúng ???
Thông báo
Collapse
No announcement yet.
Embedded system và DSP trên FPGA
Collapse
X
-
Đúng. AD thực hiện cái vỏ ngoài, còn thực hiện bên trong FPGA vẫn do các vendor tools đảm nhận. Tuy nhiên AD làm được tất cả, từ các ứng dụng đơn giản đến phức tạp. AD chỉ cần các vendor tools như Xilinx ISE, Altera Quatus, Actel Libero,... (chỉ cần bản webpack free) để tiến hành synthesis, optimization và place & route. Còn EDK của Xilinx để lập trình nhúng thì ko cần thiết. AD tận dụng những công cụ free đó, cùng với những công cụ của mình để biến những thiết kế trên FPGA (VHDL, embedded software) thành những file bit, sau cùng dùng Place & Route của các bản webpack để download cho FPGA hay CPLD. Nếu bạn muốn mô phỏng FPGA, thông thường bạn cần thêm Model Sim; nhưng với AD thì đã tích hợp sẵn công cụ mô phỏng online và offline rồi. Tất cả đều trong một môi trường thiết kế duy nhất. Rất tiện phải không?Nguyên văn bởi et2 Xem bài viếtMới chỉ nghía qua video demo trên trang web thì thấy rằng: trong thiết kế FPGA với các core MCU, Altium Designer chỉ làm cái vỏ ngoài thôi, rồi lại gọi đến các chương trình synthesis gốc của các hãng (ISE, EDK, Quartus). Như thế làm các ứng dụng đơn giản thì ok, không biết làm các thứ phức tạp hơn có ok ko?
Nếu bạn đã dùng thử KIT phát triển Nanoboard của Altium thì thấy tuyệt hơn nữa. Các FPGA có thể tháo ra, lắp vào KIT. Có thể vô tư thay đổi các dòng, các họ FPGA của nhiều hãng. Tôi đã từng thử với Xilinx Spartan2E, Spartan 3, Coolrunner; Altera Cyclone và Actel ProASIC 3Last edited by phoenixdown; 24-11-2007, 22:29.
Comment
-
Đoạn đánh dấu mình không hiểu rõ ý bạn, không cần thiết nghĩa là AD tự làm chức năng của EDK, hay là làm embedded trên FPGA là không cần thiết. Còn EDK chỉ free cho nghiên cứu ở một mức độ nào đó thôi.Nguyên văn bởi phoenixdown Xem bài viếtĐúng. AD thực hiện cái vỏ ngoài, còn thực hiện bên trong FPGA vẫn do các vendor tools đảm nhận. Tuy nhiên AD làm được tất cả, từ các ứng dụng đơn giản đến phức tạp. AD chỉ cần các vendor tools như Xilinx ISE, Altera Quatus, Actel Libero,... (chỉ cần bản webpack free) để tiến hành synthesis, optimization và place & route. Còn EDK của Xilinx để lập trình nhúng thì ko cần thiết. AD tận dụng những công cụ free đó, cùng với những công cụ của mình để biến những thiết kế trên FPGA (VHDL, embedded software) thành những file bit, sau cùng dùng Place & Route của các bản webpack để download cho FPGA hay CPLD. Nếu bạn muốn mô phỏng FPGA, thông thường bạn cần thêm Model Sim; nhưng với AD thì đã tích hợp sẵn công cụ mô phỏng online và offline rồi. Tất cả đều trong một môi trường thiết kế duy nhất. Rất tiện phải không?
Nếu bạn đã dùng thử KIT phát triển Nanoboard của Altium thì thấy tuyệt hơn nữa. Các FPGA có thể tháo ra, lắp vào KIT. Có thể vô tư thay đổi các dòng, các họ FPGA của nhiều hãng. Tôi đã từng thử với Xilinx Spartan2E, Spartan 3, Coolrunner; Altera Cyclone và Actel ProASIC 3
Cám ơn trước vì những thông tin bạn mang lại.
Comment
-
Chính xác nó gọi đến ISE, EDK, Modelsim chứ không thể làm các chức năng này được.Nguyên văn bởi phoenixdown Xem bài viếtAD bản thân đã có chức năng của ISE, EDK, Modelsim,...
Comment
-
http://www.thongtincongnghe.com/article/2197Nguyên văn bởi phamquyet Xem bài viếtÀ các bác này, em đang định tìm hiểu về cái gọi là Embed System trên FPGA, vậy bác nào đã tìm hiểu rồi chỉ cho em với, hehee, được vậy thì không còn gì quý hơn.
Cảm ơn các bác.
Bạn vào đây sẽ có cái nhìn tổng quan về embedded trong FPGA.
Comment
-
Tìm các phiên bản System Generator
Chào mọi người.Mình là Hùng,từ Học viện kỹ thuật quân sự.Mình đang tìm các phiên bản thấp hơn System Generator for DSP 8.1,System Generator for DSP 7.1,System Generator for DSP 6.1,System Generator for DSP 8.1.01 .Ai có hoặc biết ở đâu có làm ơn chỉ cho mình. Email: accl1980@gmail.com.
Comment
Bài viết mới nhất
Collapse
-
bởi chinhnguyen9
Điến âp vào 24V;Điên áp ra 30V;Dòng điện ra 10A
Trên nền tảng mạch Boost thay đổi như sau: cự âm tụ lọc C không nối mas mà nối vào Vc +24V
Mach phản hồi tao điê áp trên tụ lọc này ổn đinh ở 6V
Kết quả:
· Điện áp ra =24V+ 6V=30V
· Công...-
Channel: Hướng dẫn sử dụng diễn đàn
Hôm qua, 19:33 -
-
bởi chinhnguyen92. Các yếu tố để dòng điện đầu ra không bị "thiếu"
Dòng điện đầu ra bị "thiếu" có thể hiểu là không đủ 10A theo yêu cầu hoặc bị sụt áp khi tải thay đổi. Để đảm bảo điều này, bạn cần xem xét các yếu tố sau:
a. Khả năng chịu dòng của cuộn cảm- Dòng bão hòa (I_sat): Như
-
Channel: Hướng dẫn sử dụng diễn đàn
Hôm qua, 19:06 -
bởi chinhnguyen9
1. Tính toán cuộn cảm (Inductor)
Để tính giá trị cuộn cảm, chúng ta cần thực hiện các bước sau:
a. Xác định chu kỳ nhiệm vụ (Duty Cycle - D)
Với mạch tăng áp lý tưởng, chu kỳ nhiệm vụ được tính theo công thức :
D=1-VinVout=1-24V30V=0.2
Vậy D = 0.2 (20%)
b....-
Channel: Hướng dẫn sử dụng diễn đàn
Hôm qua, 19:03 -
-
bởi chinhnguyen9Công thức
Gain (dB) = 20 × log₁₀(A)
Thí dụ 1; 60dB
log₁₀(A)=60/20=3
⇒ A=V_out / V_in = 10³ = 1.000
Thí dụ 2; 100dB
log₁₀(A)=100/20=5
⇒ A=V_out / V_in = 105 = 100.000
Tí dụ 3; LM 358
Large Signal Open Loop Voltage Gain AVOL V/mV RL = 2.0...-
Channel: Hướng dẫn sử dụng diễn đàn
19-03-2026, 08:44 -
-
Trả lời cho Mạch 3s bị giảm điện áp đầu rabởi minhtri0405chả biết bạn xử lý được chưa , kích sạc hoặc điện áp > điện áp khối pin vào 2 chân P - P+ , nhiều mạch phải yêu cầu có kích lần đầu sau đó mới chạy...
-
Channel: Điện tử dành cho người mới bắt đầu
18-03-2026, 10:01 -
-
bởi minhtri0405đây có phải là 1 cách để test mosfet xịn hay dỏm khi mua đồ tàu không nhỉ , vì ko thể đập ra để coi lõi rồi trả hàng được....
-
Channel: Tâm tình dân kỹ thuật
18-03-2026, 09:57 -
-
Trả lời cho Giúp mình vẽ sơ đồ và phân tích nguyên lý làm việc của khảo sát các mạch nguồn ổn áp vớibởi Tuyenvc345
-
Channel: Hỗ trợ học tập
16-03-2026, 18:05 -
-
Trả lời cho Giúp mình vẽ sơ đồ và phân tích nguyên lý làm việc của khảo sát các mạch nguồn ổn áp vớibởi Tuyenvc345
-
Channel: Hỗ trợ học tập
16-03-2026, 18:04 -

Comment