Xin mời các cao nhân tham gia diễn đàn về VHDL

[Sangcao]

Không biết bác Dientu_iec cung cap bo mach FPGA hay CPLD gia ca nhu the nao nhi. Ko biet sinh vien chung em co du tien mua ko. He he....
Mà bác đã nghiên cứu kĩ thế thì viết một số bài cho anh em được học tập đi bác.

[toanphuyen]

mình đang học về môn HỆ THỐNG VLSI có một bài tập còn vướng mắt.nhiều bạn, anh or chị có thể giúp mình giải dùm bài này được không...cảm ơn rất nhiều
(bài này yêu cầu ' dùng 'CADtool hay layout Edit thiết kế layout va tính diện tích (so sánh với tính toán), kiểm tra DRC cho các mạch CMOS xử lí 90nm).thành khẩn xin nhờ

[vnngamer116]

mình đang học về môn HỆ THỐNG VLSI có một bài tập còn vướng mắt.nhiều bạn, anh or chị có thể giúp mình giải dùm bài này được không...cảm ơn rất nhiều
[ATTACH=CONFIG]80178[/ATTACH] (bài này yêu cầu ' dùng 'CADtool hay layout Edit thiết kế layout va tính diện tích (so sánh với tính toán), kiểm tra DRC cho các mạch CMOS xử lí 90nm).thành khẩn xin nhờ

cùng chung bài mình post lai hình rõ hơn

[thangnv_540]

Mọi người cho mình hỏi, Dùng giải thuật run length và variable length để encode/decode du liệu nhị phân thì phải làm thế nào. Nếu bạn nào biết chỉ giúp mình với, Mình đang làm đồ án có phần này chưa biết giải quyết thế nào. thanks mọi người trươc