em đang thiết kế 1 bộ lọc thích nghi trên nền system generator dựa vào các khối của xilinx blockset, cấu trúc thì em làm lại theo file hdlcoderlms , sau khi làm xong kiểm tra thì thấy kết quả khác nhau rất nhiều, em đãn phân nhỏ chương trình để xem mà vẫn chưa hiểu là sai ở đâu, mọi ng giúp em với
kết quả mo phỏng giữa xilinx blocset và simulink có sự sai khác ?????
Collapse
X
-
Để tớ xem thửNguyên văn bởi boyzzun Xem bài viếtem đang thiết kế 1 bộ lọc thích nghi trên nền system generator dựa vào các khối của xilinx blockset, cấu trúc thì em làm lại theo file hdlcoderlms , sau khi làm xong kiểm tra thì thấy kết quả khác nhau rất nhiều, em đãn phân nhỏ chương trình để xem mà vẫn chưa hiểu là sai ở đâu, mọi ng giúp em với
-
Comment
-
Hehe, điều đó là đúng thôi, simulink là môi trường mô phỏng của máy tính, giá trị của nó biểu diễn theo máy tính (biểu diễn số thực theo mã thông tin của máy tính), còn system generator nó biểu diễn cho phần cứng của FPGA, tức là biểu diễn dữ liệu dạng fixed-point với số bit mã có hạn, thế nên là phải chấp nhận sai số, thành ra là khác nhau giữa 2 kết quả này là đương nhiênNguyên văn bởi boyzzun Xem bài viếtem đang thiết kế 1 bộ lọc thích nghi trên nền system generator dựa vào các khối của xilinx blockset, cấu trúc thì em làm lại theo file hdlcoderlms , sau khi làm xong kiểm tra thì thấy kết quả khác nhau rất nhiều, em đãn phân nhỏ chương trình để xem mà vẫn chưa hiểu là sai ở đâu, mọi ng giúp em với
DSP, Embedded System, FPGA/MCU boards & Kits
Comment
Bài viết mới nhất
Collapse
There are no results that meet this criteria.

Comment