Các công cụ hay dùng trong thiết kế vi điện tử

[cheetin]

bác nào có thể post quyển sách " Digital VLSI chip design with Cadence and Synopsys CAD tools" đc ko? tớ đang tìm quyển này à k thấy ! Bọn quyển sách mà mấy đưa trên ko phải , Mình xem trên AMAZONE thì nó dày 624 trang cơ mà.

quấn đáy nó cũng chỉ nói sơ qua thôi, không nói sâu và các advanced features đâu. bạn chịu khó đọc user_guide tuy nó hơi dài nhưng đầy đủ, cập nhật các tính năng mới.

[laptrinhc++]

bác nào có thể post quyển sách " Digital VLSI chip design with Cadence and Synopsys CAD tools" đc ko? tớ đang tìm quyển này à k thấy ! Bọn quyển sách mà mấy đưa trên ko phải , Mình xem trên AMAZONE thì nó dày 624 trang cơ mà.

[cheetin]

bạn dùng lệnh hostname để lấy hostname của máy rồi chỉnh lại hostname trong file license giống với hostname của máy rồi chạy lại flex xem.

nếu bạn dùng mấy distro dòng redhat thì dùn thử cái này. cái này làm chơi thôi .

su - -c 'echo "NETWORKING=yes" > /etc/sysconfig/network'
su - -c 'echo "HOSTNAME=love_linux" >> /etc/sysconfig/network'

su - -c 'echo 127.0.0.1 localhost.localdomain localhost love_linux >/etc/hosts'
su - -c 'echo ::1 localhost6.localdomain6 localhost6 >>/etc/hosts'

sau đó đổi host trong license file là love_linux rồi chạy lại flexlm. nếu flexlm đang chạy bạn stop nó " lmdown -c synopsys.dat" rồi chạy lmgrd lại

[tranggiang]

Mình cài phần mềm IC Compiler của Synopsys nhưng đang bị trục trặc về thiết lập biến môi trường hay license gì đó mà khi khởi động license sever nó báo lỗi:
11:29:22 (lmgrd) "localhost.localdomain": Not a valid server hostname, exiting.
Mặc dù mình đã làm theo đúng hướng dẫn trên nhưng vẫn bị vậy. Mong người giúp đỡ.

[cat_fet_bk]

Cảm ơn bạn nhiều nha.
Mình cũng định lên tải bản cài nhưng mà lại ko có account mà link ở phía trên lại là của filesonic ko down được nữa.
Bạn có thì up lên giúp mình với.

[cheetin]

chao ban,
Đây là do mất file link đến thư viện động đấy khi giải nén file hoặc file không có thuộc tính executeable. Tốt nhất là bạn down bản cài đặt đầy đủ về dùng chứ bản nén của bọn icdrec này chỉnh xửa mệt lắm bạn cứ load bản mới nhất mà dùng license của bk chạy được

[cat_fet_bk]

Chào mọi người!
Hiện tại mình mới sử dụng phần mềm synopsys để thiết kế mạch thì mắc phải lỗi ở phần mô phỏng Hspice.
couldn't load file "/usr/synopsys/CD_E-2011.03/linux/ext/lib/tcl-dp/libdp40.so": /usr/synopsys/CD_E-2011.03/linux/ext/lib/tcl-dp/libdp40.so: cannot enable executable stack as shared object requires: Permission denied" (IPC-011)
MÌnh đã kiểm tra thư mục cài đặt của Hspice thì status của tất cả các thành phần đều là successfully.
Mong mọi người cho ý kiến.
Xin cảm ơn.

[hngsng]

Xin chào, hiện tại mình đang thử thiết kế 1 thư viện standard cell theo công nghệ UMC 0.25um. Lúc trước, khi layout mình toàn sử dụng Cadence để vẽ từng con MOS một và nối lại với nhau (chiều cao cell giới hạn như trong thư viện của ARM nên vẽ khá là cực), nhưng sau mình mới biết có 1 tool chuyên dùng để layout tự động cho standard cell là Cadabra của Synopsys.

Mình đã down về bản Cadabra 2008.09 từ trang eetop.cn. Sau đó thử tạo database cho UMC 0.25 nhưng hình như bản này bị lỗi hay sao mà nó luôn bị crash lúc tạo methodology. Thông báo lỗi của nó là:

Caught signal 11 (SIGSEGV -- Segmentation fault)

Tra thử trên google thì hình như là liên quan đến thư viện C gì đó. Mình cũng đã thử qua RHEL3, 4, 5 nhưng cũng đều bị như vậy. Mấy bro cho hỏi lỗi này là gì vậy?

Mình đã up lên mediafire, nếu bro nào quan tâm đến tool này thì có thể down về ở đây: CDB_vB-2008.09.zip . Và license feature của nó là SC_KAZAM. Phần tạo license hình như trên forum đã có.

Trên forum hình như có bạn Rommel.de có tool này. Nếu được thì nhờ bạn up dùm phiên bản mới hơn của tool này nhé.

Xin cảm ơn,

[vahidvictor]

11111111111

[SAR_ADC]

Thưa các anh chị trong diễn đàn
Em là newbie và hiện đang cần dùng bộ 90nm Interoperable PDK của Synopsys để simulate
Em tìm trong topic thì thấy có một bạn Tinykhang đã từng hỏi bộ này và đã được bác lntran cung cấp cho một link bên MU
Em hiện đang rất cần bộ này
Đây là link của nó : http://www.synopsys.com/Community/Un.../90nmiPDK.aspx
Tiền bối nào có ID thì xin tải giùm em với ạ
Em xin cảm ơn.

[robocon2011]

Trời ơi. Mãi mới down dc. Không hiểu tại sao nữa. Tôi up link mf của bạn kid1412_net ở đây lun nha. Để đỡ phải chuyển nhiều lần: Digital VLSI chip design with Cadence and Synopsys CAD tools.rar

[kid1412_net]

chào bạn! mình rất cám ơn bạn đã upload lên như vậy, nhưng mình ko chạy đc vì mình dùng centos, còn bạn dung Red Hat, bạn có thể up bản cài với bản common ko, chứ copy qua lại như ri máy mình chạy ko dc. Thanks bạn

Chào bạn,

Mình đã cài bản này trên Fedora + CentOS 6 (chưa thử cài trên RedHat). Tất cả đều chạy đc bình thường . Để dùng đc bản này bạn làm như sau:

- Untar vào folder chứa Synopsys installation (của mình là /usr/synopsys).
- Edit biến môi trường (.bash_profile hoặc csh.cshrc) để có thể chạy đc cdesinger từ terminal.

Bạn có thể tham khảo cách install tại đây.

http://bit.ly/xoL4Y7 

Ban upload lai link ebook duoc ko? Link die roi. Thanks!

Mình vẫn vào link đc bình thường mà. Bạn thử mở = Firefox xem .

[noblerboy]

Chào bạn noblerboy,

Mình upload cho bạn bản CustomDesigner mới nhất mình có đây. Hi vọng sẽ giúp ích cho bạn. Bản này vẫn sử dụng SCL 10.9.3. Để sử dụng đc full feature, bạn dùng file src cúa a Phúc đã post từ mấy bài trc .

CD-E2011.03

http://safelinking.net/p/62fe3344b0 

Mình cũng gửi luôn các bạn quyển Digital VLSI Chip Design with Cadence and Synopsys CAD Tools mà anh Rommel.de
đã đề cập đến trong mấy bài post trc .

http://safelinking.net/p/c88cd55d20 

Bên cạnh chữ human có 1 ô nhỏ. Các bạn click vào đấy mới lấy đc link nhé!

chào bạn! mình rất cám ơn bạn đã upload lên như vậy, nhưng mình ko chạy đc vì mình dùng centos, còn bạn dung Red Hat, bạn có thể up bản cài với bản common ko, chứ copy qua lại như ri máy mình chạy ko dc. Thanks bạn

[hotelcalifor]

Ban upload lai link ebook duoc ko? Link die roi. Thanks!

Chào bạn, mình đã update lại link . Chúc bạn học tốt.

[kid1412_net]

Chào bạn, mình đã update lại link . Chúc bạn học tốt.