Các công cụ hay dùng trong thiết kế vi điện tử

[lethanhtruc]

Hi, Rommel.de
Link :Free Cloud Storage - MediaFire cua Synopsys saber 2011 died roi. Ban co the up lai duoc khong. Many thanks

[robocon2011]

Chào bạn noblerboy,

Mình upload cho bạn bản CustomDesigner mới nhất mình có đây. Hi vọng sẽ giúp ích cho bạn. Bản này vẫn sử dụng SCL 10.9.3. Để sử dụng đc full feature, bạn dùng file src cúa a Phúc đã post từ mấy bài trc .

CD-E2011.03

http://safelinking.net/p/62fe3344b0 

Mình cũng gửi luôn các bạn quyển Digital VLSI Chip Design with Cadence and Synopsys CAD Tools mà anh Rommel.de
đã đề cập đến trong mấy bài post trc .

http://safelinking.net/p/8abe454e6c 

Bên cạnh chữ human có 1 ô nhỏ. Các bạn click vào đấy mới lấy đc link nhé!

Thank bạn nhiều. Nếu có thể bạn up lại link tài liệu dùm. Vì link die rùi.
Thanks!

[kid1412_net]

Chào bạn noblerboy,

Mình upload cho bạn bản CustomDesigner mới nhất mình có đây. Hi vọng sẽ giúp ích cho bạn. Bản này vẫn sử dụng SCL 10.9.3. Để sử dụng đc full feature, bạn dùng file src cúa a Phúc đã post từ mấy bài trc .

CD-E2011.03

http://safelinking.net/p/62fe3344b0 

Mình cũng gửi luôn các bạn quyển Digital VLSI Chip Design with Cadence and Synopsys CAD Tools mà anh Rommel.de
đã đề cập đến trong mấy bài post trc .

http://safelinking.net/p/c88cd55d20 

Bên cạnh chữ human có 1 ô nhỏ. Các bạn click vào đấy mới lấy đc link nhé!

[lethanhtruc]

Thanks. Link Saber2010.zip.009 was died. Please repost. Thanks

[noblerboy]

chào bạn noblerboy,

bạn vẫn đi học hay đã đi làm rồi mà cần phần mềm mới, mình có cdesigner 2011.03 nhưng từ các bản 2011 thì mấy tool này của synopsys nó viết gui bằng qt rồi mà không dùng TK như hồi xưa nữa lên tool cũng nặng lên nếu cài cả bộ lên cũng tầm 4 hay 5G lên mình ko up cho bạn được, còn theo mình nếu là sinh viên như mình thì cứ dùng bản 2010 là ok rồi mấy tool này vẫn rất mới mà bạn cú sử dụng thành thạo tools thôi còn lên dành thời gian cho cái bạn đang design đấy chứ suốt ngày đi cài với ***** tool mất hết thời gian cuối cùng cái chính lại chẳng đâu vào đâu, trước mình cũng hóng hớt chút bên digital ic design code linh tinh mấy cái hdl nhưng giờ mình định làm đồ án về software rồi lên ít chơi với mấy thứ này nưa chỉ còn đọc về functional và timing verification thôi.

chào bạn phucvlsi, mình đang đi thực tập nhưng mình đang làm trong môi trường công nghiệp, tất cả đều như đi làm..mình đang làm thesis là thiết kế 1 con chip và cả layout nữa, nên mình cần phần mềm mới để làm tốt hơn.

Theo mình biết thì bộ cài của nó cũng chỉ có vài trăm MB, bộ mới nhất là 900MB thì phải, nếu tiện bạn có thể up cho mình đi. thanks bạn

[phucvlsi]

Cám ơn bạn đã chia sẽ, mình đã ***** và dùng tốt. Ko biết bạn có thể share cho mình bản 2011.03 ko. Mình cần bản mới để update các tool cho tốt. THanks bạn

chào bạn noblerboy,

bạn vẫn đi học hay đã đi làm rồi mà cần phần mềm mới, mình có cdesigner 2011.03 nhưng từ các bản 2011 thì mấy tool này của synopsys nó viết gui bằng qt rồi mà không dùng TK như hồi xưa nữa lên tool cũng nặng lên nếu cài cả bộ lên cũng tầm 4 hay 5G lên mình ko up cho bạn được, còn theo mình nếu là sinh viên như mình thì cứ dùng bản 2010 là ok rồi mấy tool này vẫn rất mới mà bạn cú sử dụng thành thạo tools thôi còn lên dành thời gian cho cái bạn đang design đấy chứ suốt ngày đi cài với ***** tool mất hết thời gian cuối cùng cái chính lại chẳng đâu vào đâu, trước mình cũng hóng hớt chút bên digital ic design code linh tinh mấy cái hdl nhưng giờ mình định làm đồ án về software rồi lên ít chơi với mấy thứ này nưa chỉ còn đọc về functional và timing verification thôi.

[noblerboy]

Chào bạn Noblerboy,

anh rommel.de mình khồn đụng chạm đến bên analog lên cung không chơi với custom designer, mình cũng thấy như anh rommel.de nói, mấy cái vẽ shematic hay bên analog này họ hay dùng tool của cadence hay sao đấy.
còn về license bạn thử viêt thêm feature theo sau xem có được không.

đầu tên bạn mở file synopsys.src ra rồi kéo đến cuối file rồi copy nguyên 1 feature (vd, mình địn thêm feature leda specifier để viết thêm database cho thằng leda bằng c++) thì mình làm như sau:
1. copy feature
FEATURE HERCULES-RUN_TRAN snpslmd 2019.12 31-dec-2019 uncounted 0 VENDOR_STRING=^1Platform:ALL+S %h SUPERSEDE ISSUER=SYNOPSYS ISSUED=11-jul-2001 ck=0 SN=SL:2100-0:100000:0 START=11-jul-2001
(vd cái này chẳng hạn)
2. thay tên feature
mình sẽ thay "HERCULES-RUN_TRAN" = "LEDA_SPECIFIER" đại loại như thế
FEATURE LEDA_SPECIFIER snpslmd 2019.12 31-dec-2019 uncounted 0 VENDOR_STRING=^1Platform:ALL+S %h SUPERSEDE ISSUER=SYNOPSYS ISSUED=11-jul-2001 ck=0 SN=SL:2100-0:100000:0 START=11-jul-2001
3. tạo license với file feature này

các feature của các phần mềm synopsys khác bạn cũng thêm như vậy mình chỉ test với bản 2011.03 thôi các bản mới giờ flex license manager nó đổi encription rồi lên các bản mới không chơi trò này được, nhưng để học thì các bản 2010 này vẫn rất mới để học thôi

mình gửi kèm file synopsys.src mà mình dùng
Synopsys.src

Cám ơn bạn đã chia sẽ, mình đã ***** và dùng tốt. Ko biết bạn có thể share cho mình bản 2011.03 ko. Mình cần bản mới để update các tool cho tốt. THanks bạn

[phucvlsi]

Thanks bạn phucvlsi, uhm, mình đồng ý với bạn, nhưng mình đang cần 1 số IP trong gói Designware này, có command nào checks các IP được hỗ trợ trong thư viện DesignWare này không nhỉ? Mặt khác, mình muốn hỏi về thư viện Verification IP, trên trang Sysnopsys nó chỉ cho down 1 số VIP thôi, không cho down hết. Bạn có thư viện VIP Lib đó không?

Cám ơn bạn vì chia sẻ!

chào bạn tu0101,

theo như mình thấy bạn dùng cả IP core và verification IP lên có khi bạn đã đi làm cho công ty rồi mình mới là sinh viên năm 4 thôi, về functional verification thì vẫn loanh quanh ở mấy cái methodologies vmm, uvm, ovm thôi vẫn còn ốm yếu lém timing cũng mới ngó qua thôi. còn theo mình nếu bạn sử dụng IP core trong bộ designware mà không có license thì sau khi tổng hợp được mạch thig không làm gate level simulation được khi đấy phải làm equivalent checking như formal. mà nếu bạn đi làm rồi thì công ty bạn chắc có license xin thì cứ gõ đầu mấy ông leader đấy mấy khi được đập leader đâu
sorry vì chém linh tinh. giờ mình đang học timming verification có bạn nào làm về cái này chỉ cho mình cách học với cảm ơn các bạn nhé

[phucvlsi]

Thanks bạn phucvlsi, uhm, mình đồng ý với bạn, nhưng mình đang cần 1 số IP trong gói Designware này, có command nào checks các IP được hỗ trợ trong thư viện DesignWare này không nhỉ? Mặt khác, mình muốn hỏi về thư viện Verification IP, trên trang Sysnopsys nó chỉ cho down 1 số VIP thôi, không cho down hết. Bạn có thư viện VIP Lib đó không?

Cám ơn bạn vì chia sẻ!

chào bạn tu0101,

theo như mình thấy bạn dùng cả IP core và verification IP lên có khi bạn đã đi làm cho công ty rồi mình mới là sinh viên năm 4 thôi, về functional verification thì vẫn loanh quanh ở mấy cái methodologies vmm, uvm, ovm thôi vẫn còn ốm yếu lém timing cũng mới ngó qua thôi. còn theo mình nếu bạn sử dụng IP core trong bộ designware mà không có license thì sau khi tổng hợp được mạch thig không làm gate level simulation được khi đấy phải làm equivalent checking như formal. mà nếu bạn đi làm rồi thì công ty bạn chắc có license xin thì cứ gõ đầu mấy ông leader đấy mấy khi được đập leader đâu
sorry vì chém linh tinh. giờ mình đang học timming verification có bạn nào làm về cái này chỉ cho mình cách học với cảm ơn các bạn nhé

[phucvlsi]

ban vlsiphuc có link 4,11,14 cua cadence UI không vậy?
mình load về không dc các link này. thanks bạn.

chào bạn ngvanbinh200,
mình không down các phần mền này mình lấy của thầy mình dùng thôi lên có link bạn à

[tu0101]

chào bạn tu0101, theo mình được biết thì designware là bộ independent IP core của synopsys chứa các core cho bên dsp FFT, FIR, hay fast arithmetic mà dùng trong design compiler mình gọi là synthetic library.lúc bạn học thì trong thư mục cài design compiler(DC) thì cũng có sẵn máy thư viện đó rồi như dw_foundation.., thì bạn cứ set nó vào thôi để biết cách dùng còn khi đi làm chác sẽ có hàng xin về dùng, mình cũng chưa cài bộ DW vì ngại download với upload kinh khủng toàn nhờ thằng cùng lớp cắm máy down song lên lab lấy của nó

Thanks bạn phucvlsi, uhm, mình đồng ý với bạn, nhưng mình đang cần 1 số IP trong gói Designware này, có command nào checks các IP được hỗ trợ trong thư viện DesignWare này không nhỉ? Mặt khác, mình muốn hỏi về thư viện Verification IP, trên trang Sysnopsys nó chỉ cho down 1 số VIP thôi, không cho down hết. Bạn có thư viện VIP Lib đó không?

Cám ơn bạn vì chia sẻ!

[ngvanbinh200]

Synopsys saber 2011

Saber2011.zip.001
Saber2011.zip.002
Saber2011.zip.003
Saber2011.zip.004
Saber2011.zip.005
Saber2011.zip.006
Saber2011.zip.007
Saber2011.zip.008
Free File Sharing Made Simple - MediaFire
Saber2011.zip.010
Saber2011.zip.011
Saber2011.zip.012
Saber2011.zip.013
Saber2011.zip.014
Saber2011.zip.015
Saber2011.zip.016
Saber2011.zip.017
Saber2011.zip.018

thanks bac

[ngvanbinh200]

bạn nào dịnh down Incisive lúc nãy thì down cái ius của anh rommel.de này này nó nhẹ chứ bộ Incisive cài lên nặng gần 10G đấy =)), bộ Incisive cũng có hết cả ius và rất nhiều tool khác nữa nhưng mình nghĩ để build verification environment và chạy dùng tool của cadence thì cái này cũng dùng được nhưng hình như không có formal thôi hay pearl nũa thì phải mình cũng không chơi với tool của cadence nhiều lên cũng chỉ chém bậy thôi híhi

ban vlsiphuc có link 4,11,14 cua cadence UI không vậy?
mình load về không dc các link này. thanks bạn.

[ngvanbinh200]

hi all!
Có bạn nào biết dùng MDL của spectre không vậy?
Mình có bản MMSIM10.2 nhưng spectremdl không chạy được. Bạn nào có cách chạy spectremdl chỉ giúp với nha. thanks.

[phucvlsi]

Chào anh Rommel.de!
Em cám ơn anh đã upload phần mềm này! Bộ này e kiếm gần cả tháng mà ko có!
Em đã chạy đc các phần mêm nói trên. Trước đây là do cái file synopsys.src nó ko tốt, nên e ***** ko dc, e kiếm cái mới thì ok rồi!
Em cũng có bộ customdesigner2011vF. Em dùng license cũ thì vẫn vào đc, quản lí thư viện, tạo netlist bình thường. Nhưng lúc vẽ schmatic thì nó báo lỗi:
Error: could not check out license for "schematic editor". (the feature removed during running lmreread, or your host id is wrong)
Host id chắc là đúng rồi vì đúng mới vào cde đc. Em dùng license ni cho bản anh mới gởi thì ok.
Em ngi bản mới quá nên nó phát hiện key lậu.
Ko biết a có thể fix đc cái ni ko.
Thanks anh

Chào bạn Noblerboy,

anh rommel.de mình khồn đụng chạm đến bên analog lên cung không chơi với custom designer, mình cũng thấy như anh rommel.de nói, mấy cái vẽ shematic hay bên analog này họ hay dùng tool của cadence hay sao đấy.
còn về license bạn thử viêt thêm feature theo sau xem có được không.

đầu tên bạn mở file synopsys.src ra rồi kéo đến cuối file rồi copy nguyên 1 feature (vd, mình địn thêm feature leda specifier để viết thêm database cho thằng leda bằng c++) thì mình làm như sau:
1. copy feature
FEATURE HERCULES-RUN_TRAN snpslmd 2019.12 31-dec-2019 uncounted 0 VENDOR_STRING=^1Platform:ALL+S %h SUPERSEDE ISSUER=SYNOPSYS ISSUED=11-jul-2001 ck=0 SN=SL:2100-0:100000:0 START=11-jul-2001
(vd cái này chẳng hạn)
2. thay tên feature
mình sẽ thay "HERCULES-RUN_TRAN" = "LEDA_SPECIFIER" đại loại như thế
FEATURE LEDA_SPECIFIER snpslmd 2019.12 31-dec-2019 uncounted 0 VENDOR_STRING=^1Platform:ALL+S %h SUPERSEDE ISSUER=SYNOPSYS ISSUED=11-jul-2001 ck=0 SN=SL:2100-0:100000:0 START=11-jul-2001
3. tạo license với file feature này

các feature của các phần mềm synopsys khác bạn cũng thêm như vậy mình chỉ test với bản 2011.03 thôi các bản mới giờ flex license manager nó đổi encription rồi lên các bản mới không chơi trò này được, nhưng để học thì các bản 2010 này vẫn rất mới để học thôi

mình gửi kèm file synopsys.src mà mình dùng
Synopsys.src