FPGA cơ bản

[cachep]

Bạn tham khảo một số video dạy về FPGA trên internet, họ giảng cũng rất chi tiết. Ví dụ như loạt bài giảng này:
http://video.google.com/videoplay?do...6032722135072#
Bạn có kít rồi thì dần dần làm quen sẽ ổn thôi.

[katachi]

Hardware design

Mình cũng đang làm đồ án về thiết kế Z80 bằng Verilog HDL, mới có chút khái niệm về FPGA và SOPC nhưng mình rất thích lĩnh vực này. Mong các pác có bài viết nào hay thì post lên cho anh em học hỏi nha !
Thanks !

[jefflieu]

Mình cũng đang làm đồ án về thiết kế Z80 bằng Verilog HDL, mới có chút khái niệm về FPGA và SOPC nhưng mình rất thích lĩnh vực này. Mong các pác có bài viết nào hay thì post lên cho anh em học hỏi nha !
Thanks !

Được được, mở thread làm project đi bạn, quá trình bạn làm đề án sẽ được lưu lại để mọi người học hỏi.

[jefflieu]

Vài điều cơ bản cần biết khi bắt đầu làm FPGA
http://www.dientuvietnam.net/forums/...ad.php?t=33377

[phamhiepst]

cho mình hỏi 'timescale có ý nghĩa gì trong thiết kế?

[jefflieu]

Timescale dùng trong simulation, mỗi chương trình mô phỏng có 1 bước thời gian.
`timescale 1ns/10ps
10ps có nghĩa là, bước nhỏ nhất bạn có thể mô phỏng được là 10ps (bước thời gian = 10ps). Các tín hiệu chỉ thay đổi ở các khoảng thời gian 10ps.
1ns = mặc định 1 đơn vị thời gian là 1ns
Ví dụ : #1 a <= b;
a sẽ bằng b sau khi trễ 1ns.
Và bạn có thể chỉ định delay ở múc chính xác đển 10ps, #1.01 ... không biết nếu bạn có câu lệnh: $1.001 thì điểu gì xảy ra. Bạn google với mô phỏng thử.

[hongmta]

FPGA cơ bản

cái process trong VHDL có tác dụng gì vậy các anh ơi, giúp em với

process à, process này là phần chứa các mã (câu lệnh) sẽ được thực hiện tuần tự theo tín hiệu trong sensitivity list(thường là clk, rst)
ví dụ nè

library ieee ;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

----------------------------------------------------

entity counter is

generic(n: natural :=2);
port( clock: in std_logic;
clear: in std_logic;
count: in std_logic;
Q: out std_logic_vector(n-1 downto 0)
);
end counter;

----------------------------------------------------

architecture behv of counter is signal Pre_Q: std_logic_vector(n-1 downto 0);

begin

-- behavior describe the counter

process(clock, count, clear)
begin
if clear = '1' then --cac lenh thuc hien tuan tu
Pre_Q <= Pre_Q - Pre_Q; --tu tren xuong duoi
elsif (clock='1' and clock'event) then
if count = '1' then
Pre_Q <= Pre_Q + 1;
end if;
end if;
end process;

-- cac bieu thuc ngoai process se thuc hien dong thoi.
Q <= Pre_Q;

end behv;

-----------------------------------------------------

trong 1 achitecture, có thể khai báo nhiều process, các process thì lại được thực hiện đồng thời.

Chúc vui!

[dongnguyen]

mình có cái kit stratix II của altera chip ep2s60. mình định tìm hiểu về con này. ai đã làm về con này giúp mình với. cho mình 1 ví dụ về sử dụng phím bấn trên kít đc thì tốt quá. cảm ơn tất cả mọi người.

[cachep]

mình có cái kit stratix II của altera chip ep2s60. mình định tìm hiểu về con này. ai đã làm về con này giúp mình với. cho mình 1 ví dụ về sử dụng phím bấn trên kít đc thì tốt quá. cảm ơn tất cả mọi người.

Bạn vào thư mục ví dụ cho các board mạch mà Altera đã cho (ví dụ C:\altera\91\quartus\dsp_builder\DesignExamples\De mos\Board\). Trong thu muc ay ban chon tiếp kit của bạn và chạy thử.
Chúc bạn thử tốt kit

[huuhung8989]

Em là lính mới, đang đi theo con đường FPGA thiết kế chip. Có anh nào ở Đà Nẵng khôg ah. Em xin làm đệ tử dc không!
Tiện đây cho e hỏi cách test RAM trên modelsim như thế nào ah!

[cachep]

mình có cái kit stratix II của altera chip ep2s60. mình định tìm hiểu về con này. ai đã làm về con này giúp mình với. cho mình 1 ví dụ về sử dụng phím bấn trên kít đc thì tốt quá. cảm ơn tất cả mọi người.

Cho minh hoi la ban da chay duoc vi du chua?

[jefflieu]

Làm thế nào để kết nối FPGA - Microcontroller?
Từ đơn giản đến phức tạp:

http://www.eetimes.com/design/progra...s?pageNumber=0

[lamvigian]

mấy bro ơi, có thể giúp em cách đổ code vào kit DE 2 ko ạ? em mới tập làm quen với FPGA, mấy anh có thể chỉ cho em làm các bước cơ bản nhất không ạ

[jefflieu]

mấy bro ơi, có thể giúp em cách đổ code vào kit DE 2 ko ạ? em mới tập làm quen với FPGA, mấy anh có thể chỉ cho em làm các bước cơ bản nhất không ạ

gu gô đi, lâm vĩ gián!

[jefflieu]

Chào cả nhà!
Ai có thể giúp mình khắc phục 1 số lỗi khi tổng hợp chương trình lên kit được không
1,mình ghép 2 lõi DCM để tạo clock điều khiển chung thì khi tông hợp báo lỗi
2,mình dùng 4 switch để điều khiển chọn trạng thái,mình coi mỗi switch như 1 bit và thay đổi đồng loạt để điều khiển chọn 12 trạng thái thi khi nạp báo lỗi
3,Mọi người giúp mình cách tao thêm hoặc ghép thêm ngoại vi vào kit với,kit mình dùng chỉ có 4 switch và 8 led.mình muốn tăng thêm số switch hoặc led nhưng hơi vướng mắc
Mong mọi người giúp mình !

1) Ban post Lỗi mà chương trình báo thì mới may ra biết được.
2) Nếu khi nạp báo lỗi thì thông thường ko phải do thiết kế của bạn.