Tìm hiểu và cấu hình chip PAL

[thieu-bn2011]

HIện mình đang làm service có làm một số main controll sử dụng một số IC dòng PAL16L8-xx (TIBPAL16L8-15CN; TIBPAL16L8-25CN; PALCE16V8H-25; GAL16L8-25...)
MÌnh cũng đã tìm hiểu trên datasheet về IC này nhưng trong đó không thấy có nói đến phần cấu hình chức năng cho IC hoặc copy dữ liệu của dòng IC này
Có bác nào đã nghiên cứu thì cho e xin chút tài liệu lập trình về nó hoặc ae cùng nhau trao đổi thông tin ở đây ah

[sos82]

Em đọc datasheet thì thấy thế này
"programming information Texas Instruments programmable logic devices can be programmed using widely available software and inexpensive device programmers. Complete programming specifications, algorithms, and the latest information on hardware, software, and firmware are available upon request. Information on programmers capable of programming Texas Instruments programmable logic also is available, upon request, from the nearest TI field sales office or local authorized TI distributor, by calling Texas Instruments at +1 (972) 644−5580, or by visiting the TI Semiconductor Home Page at www.ti.com/sc."
Cái này chắc phải mua của bọn nó thôi.

[queduong]

PAL với GAL thì cũng tương tự như PLD, CPLD ... bây giờ chỉ có điều nó ít cổng logic và tính năng hơn thôi.
Để lập trình và cấu hình cho nó cũng có thể dùng VHDL hoặc verilog . Các PAL thường được cấu tạo cố định hóa ( dạng module và được chỉ định ra các I/O nhất định ) ... bộ cấu hình PAL là các fuse ( thường cấu tạo bằng PROM ) do đó nó thường chỉ sài nạp một lần. Các GAL thường cấu tạo EEPROM hoặc tương tự ... có thể ghi xóa nhiều lần ( nhưng chắc là không quá 1 vài trăm lần ) - Do công nghệ cấu tạo cũ.
GAL thì có thể thay thế làm hoàn toàn các tính năng của PAL, còn PAL thì chưa chắc vì bị chỉ định số gate nhất định trên I/O.
Để lập trình PAL, GAL mỗi hãng thường có bộ complier riêng ( Lấy VD ... mình hay dùng đồ của Lattice ( Microsemi )) thì có thể dùng ISPLever hoặc Libero hoặc kết hợp mô phỏng như active HDL , synplify .v..v

Thông thường các PAL, GAL, PLD, CPLD ... thường đi theo tên và kèm theo sau nó là thông số về tốc độ . VD 15CN ( max 15nS ), các tốc độ này khá quan trọng trong việc sử dụng chip.

Để nạp được các file định dạng ( cấu hình ) cho các gate ... thì đơn giản dùng mạch nạp thôi. VD ( Xeltek chẳng hạn , hoặc TOP hoặc tự viết phần mềm mạch nạp )

Do cấu tạo chỉ là lớp nền ( toàn các cổng logic - kết nối thành mảng ) ... nên các chip loại này chẳng có gì để mà đọc ( ngoài các thông tin về số lượng cells, gate, tốc độ, áp .v.v ) ... việc thiết kế ra cái gì là do người lập trình nghĩ ra ( dựa trên cơ sở số lượng cell, gate ) và logic.

Sau khi nạp chương trình cho nó thì các chip đó tương đương như IC số

[thieu-bn2011]

PAL với GAL thì cũng tương tự như PLD, CPLD ... bây giờ chỉ có điều nó ít cổng logic và tính năng hơn thôi.
Để lập trình và cấu hình cho nó cũng có thể dùng VHDL hoặc verilog . Các PAL thường được cấu tạo cố định hóa ( dạng module và được chỉ định ra các I/O nhất định ) ... bộ cấu hình PAL là các fuse ( thường cấu tạo bằng PROM ) do đó nó thường chỉ sài nạp một lần. Các GAL thường cấu tạo EEPROM hoặc tương tự ... có thể ghi xóa nhiều lần ( nhưng chắc là không quá 1 vài trăm lần ) - Do công nghệ cấu tạo cũ.
GAL thì có thể thay thế làm hoàn toàn các tính năng của PAL, còn PAL thì chưa chắc vì bị chỉ định số gate nhất định trên I/O.
Để lập trình PAL, GAL mỗi hãng thường có bộ complier riêng ( Lấy VD ... mình hay dùng đồ của Lattice ( Microsemi )) thì có thể dùng ISPLever hoặc Libero hoặc kết hợp mô phỏng như active HDL , synplify .v..v

Thông thường các PAL, GAL, PLD, CPLD ... thường đi theo tên và kèm theo sau nó là thông số về tốc độ . VD 15CN ( max 15nS ), các tốc độ này khá quan trọng trong việc sử dụng chip.

Để nạp được các file định dạng ( cấu hình ) cho các gate ... thì đơn giản dùng mạch nạp thôi. VD ( Xeltek chẳng hạn , hoặc TOP hoặc tự viết phần mềm mạch nạp )

Do cấu tạo chỉ là lớp nền ( toàn các cổng logic - kết nối thành mảng ) ... nên các chip loại này chẳng có gì để mà đọc ( ngoài các thông tin về số lượng cells, gate, tốc độ, áp .v.v ) ... việc thiết kế ra cái gì là do người lập trình nghĩ ra ( dựa trên cơ sở số lượng cell, gate ) và logic.

Sau khi nạp chương trình cho nó thì các chip đó tương đương như IC số

E dùng bộ Supperpro 610P mà có nạp được đâu, toàn báo lỗi địa chỉ

[thieu-bn2011]

Dữ liệu được lấy ra từ 1 IC sống sau đó copy vào IC mới nhưng ko được

[thieu-bn2011]

Theo bác Quế Dương bây giờ e có IC mẫu chạy được vậy thì làm cách nào để đọc được dữ liệu của nó để tạo IC mới hoặc copy sang ic mới?

[queduong]

1) Ặc, hình bé quá nên không nhìn được.
2) Có thể những chip đó đã được Protected để chống sao chép. Và không có cách để sao chép được chúng.

===> do mấy con này hầu hết là logic ... có thể dùng logic analyser hoặc simulation để theo dõi và xem các chức năng đầu vào, ra. ( Hoặc hiểu được chức năng vào, ra của chip ) cũng sẽ dễ dàng để lập trình 1 chip khác.
--- Lập trình một con khác tương tự ... tạo file jed rồi nạp vào chip mới.

[chuyendt]

Cho mình hỏi phần mềm Verilog để viết thì dùng thằng nào, ISE hay Vivado, cái này nặng lắm. Có cái gì dễ viết hơn ko? hay dùng Altium vậy