Xin giúp tính điện trở kéo lên cho Transistor THUẬN PNP làm công tắc ở điện áp cao?

[TeppiVN]

Hi mọi người trong 4rum, mình đang tìm hiểu về cách phân cực cho transistor THUẬN dùng điện trở phân áp (hay còn gọi là điện trở kéo ạ) và (chú ý là transistor là thuận PNP nhé, không phải nghịch ạ). Mình loay hoay mãi mà không biết tính R1 (điện trở hạn dòng) với R2 (điện trở phân áp/điện trở kéo lên) thế nào để transistor ở hình nó có thể hoạt động tắt bật cho cái bóng đèn ở điện áp cao hơn nên đành lên đây nhờ anh em giúp đỡ xem tính thế nào cho đúng ạ. Lưu ý là mình cũng có tìm hiểu và biết rằng việc phân cực cho Transistor thuận KHÓ hơn (thường thì người ta dùng 1 con Transistor nghịch lắp kèm vào để phân cực cho con thuận). Nhưng đây là bài toán mình đang tìm hiểu (chỉ dùng điện trở và transistor thuận) nên mong anh em không nói ngoài lề nhé.

Mình xin cảm ơn nhiều ạ.

[Quocthaibmt]

Hi mọi người trong 4rum, mình đang tìm hiểu về cách phân cực cho transistor THUẬN dùng điện trở phân áp (hay còn gọi là điện trở kéo ạ) và (chú ý là transistor là thuận PNP nhé, không phải nghịch ạ). Mình loay hoay mãi mà không biết tính R1 (điện trở hạn dòng) với R2 (điện trở phân áp/điện trở kéo lên) thế nào để transistor ở hình nó có thể hoạt động tắt bật cho cái bóng đèn ở điện áp cao hơn nên đành lên đây nhờ anh em giúp đỡ xem tính thế nào cho đúng ạ. Lưu ý là mình cũng có tìm hiểu và biết rằng việc phân cực cho Transistor thuận KHÓ hơn (thường thì người ta dùng 1 con Transistor nghịch lắp kèm vào để phân cực cho con thuận). Nhưng đây là bài toán mình đang tìm hiểu (chỉ dùng điện trở và transistor thuận) nên mong anh em không nói ngoài lề nhé.

Mình xin cảm ơn nhiều ạ.

về nguyên lý thì mức áp bên khiển thấp hơn áp chân E của Q PNP , vì thế transistor sẽ luôn dẫn vì áp chân B luôn âm hơn chân E , cho dù áp ngưỡng khiển ở mức nào H hoặc L cũng vậy , trừ khi R phân cực R2 lấy thật nhỏ , cỡ vài trăm ohm , và R1 lấy cỡ vài k , để dòng khiển thấp hơn ngưỡng của R2 thì transistor mới tắt được khi mức logic ra lên mức cao H=3v , công thức này thì phải tìm bằng thực nghiệm . [ngoài lề] đây là một kiểu mạch không được khuyến khích dùng vì bất hợp lý , nghiên cứu thì được , chứ áp dụng thì không nên .

[TeppiVN]

về nguyên lý thì mức áp bên khiển thấp hơn áp chân E của Q PNP , vì thế transistor sẽ luôn dẫn vì áp chân B luôn âm hơn chân E , cho dù áp ngưỡng khiển ở mức nào H hoặc L cũng vậy , trừ khi R phân cực R2 lấy thật nhỏ , cỡ vài trăm ohm , và R1 lấy cỡ vài k , để dòng khiển thấp hơn ngưỡng của R2 thì transistor mới tắt được khi mức logic ra lên mức cao H=3v , công thức này thì phải tìm bằng thực nghiệm . [ngoài lề] đây là một kiểu mạch không được khuyến khích dùng vì bất hợp lý , nghiên cứu thì được , chứ áp dụng thì không nên .

Vâng bác. Thực tế khi dùng thì người ta dùng cách khác chứ chả ai làm theo cách này. Em đang "tìm" để "hiểu" hơn về cách phân cực cho con Transistor thuận mà thôi.

[Thanh Ng]

coi thử clip nầy, hy vọng giải đáp câu bạn hỏi

https://www.youtube.com/watch?v=_W7Cl2xOeB4

[Quocthaibmt]

Vâng bác. Thực tế khi dùng thì người ta dùng cách khác chứ chả ai làm theo cách này. Em đang "tìm" để "hiểu" hơn về cách phân cực cho con Transistor thuận mà thôi.

thì cũng giống như transistor NPN , chỉ khác dấu + và - thôi , khi áp chân B thấp hơn áp chân E 0,7v là transistor PNP dẫn bão hòa , ngược lại với loại NPN là áp chân B cao hơn áp chân E 0,7v, chứ không hề có chuyện phân cực cho transisotr PNP lại "khó" hơn loại NPN bao giờ đâu .

[TeppiVN]

thì cũng giống như transistor NPN , chỉ khác dấu + và - thôi , khi áp chân B thấp hơn áp chân E 0,7v là transistor PNP dẫn bão hòa , ngược lại với loại NPN là áp chân B cao hơn áp chân E 0,7v, chứ không hề có chuyện phân cực cho transisotr PNP lại "khó" hơn loại NPN bao giờ đâu .

Vâng bác. Vấn đề là ở các vi xử lý nó ra lệnh cho transistor qua chân B thì ở chân B nó có 1 mức điện áp là 3,3V hoặc 5V (của vi xử lý). Em lấy ví dụ như hình trên là mức 3.3V (mức cao) và 0V (mức thấp). Em muốn tính các điện trở hạn dòng và điện trở kéo (phân áp) thế nào để khi chân B nhận 3,3V (mức cao) thì điện áp giữa B và E sẽ nhỏ hơn 0,6 (0,7) V và Transistor sẽ ngắt. Ngược lại khi chân B nhận 0V (mức thấp) thì điện áp giữa B và E sẽ lớn hơn 0,6 V và transistor sẽ dẫn. Em ngồi loay hoay mãi.

[Quocthaibmt]

Vâng bác. Vấn đề là ở các vi xử lý nó ra lệnh cho transistor qua chân B thì ở chân B nó có 1 mức điện áp là 3,3V hoặc 5V (của vi xử lý). Em lấy ví dụ như hình trên là mức 3.3V (mức cao) và 0V (mức thấp). Em muốn tính các điện trở hạn dòng và điện trở kéo (phân áp) thế nào để khi chân B nhận 3,3V (mức cao) thì điện áp giữa B và E sẽ nhỏ hơn 0,6 (0,7) V và Transistor sẽ ngắt. Ngược lại khi chân B nhận 0V (mức thấp) thì điện áp giữa B và E sẽ lớn hơn 0,6 V và transistor sẽ dẫn. Em ngồi loay hoay mãi.

trong kỹ thuật thì thuật ngữ ' điện trở kéo" là để chỉ một ngõ ra khi ở mức logic H ( mức L=0 thì là mức chận), mà chân ra để nổi không nối với nguồn , thì lúc đó trạng thái là X, mà ở ngõ vào của tầng sau lại cần mức logic 1=H để mở , thì ta phải dùng điện trở nối từ ngõ ra lên + để kéo lên , nhưng trong trường hợp dùng PNP để tải, trì ta phải dùng mạch đảo pha NPN trước PNP , đó là nguyên tắc thiết kế mạch , tốn thêm một tầng đảo pha , còn khi bắt buộc dùng mức logic 0=L để khiển PNP thì người ta dùng luôn transistor PNP vào áp 3 v cùng với nguồn VĐK,sau đó mới qua đến tầng dùng 5v hoặc 12v thông thường.

[T.L.M]

Nếu để tìm hiểu thì tính như vầy:

Vì trans thuận nên chọn chân E (+5V) làm mass cho dễ.

Điện áp điều khiển 0V & 3,3V so với (-) tương đương với -5V & - 1,7V so với mass +5V. -> Điện áp điều khiển trung bình là -(5+1,7)/2=-3,35V.

Giả sử ngưỡng dẫn của trans là Vbe=-0,5V , ta chọn tỉ lệ phân áp sao cho áp điều khiển trung bình -3,35V giảm xuống còn -0,5V . Cụ thể là R2/(R1+R2)=0,5/3,35 or R1=5,7(R2)

Để có dòng Ib=50mA thì giả sử Vbe=-0,7V=Vr1 -> Vr2=-4,3V. Kết hợp với phương trình xanh ở trên sẽ giải ra R1 và R2 thôi.

( Tính ra mỗi điện trở chỉ có mấy ôm, dòng qua cầu điện trở gần 800mA nên thực tế chẳng ai làm như vậy cả. Theo mình thì nếu không dùng thêm 1 trans nữa thì mắc nối tiếp thêm 3 diot vào cực B của con PNP và 1 con trở hạn dòng nữa là xong)

[TeppiVN]

trong kỹ thuật thì thuật ngữ ' điện trở kéo" là để chỉ một ngõ ra khi ở mức logic H ( mức L=0 thì là mức chận), mà chân ra để nổi không nối với nguồn , thì lúc đó trạng thái là X, mà ở ngõ vào của tầng sau lại cần mức logic 1=H để mở , thì ta phải dùng điện trở nối từ ngõ ra lên + để kéo lên , nhưng trong trường hợp dùng PNP để tải, trì ta phải dùng mạch đảo pha NPN trước PNP , đó là nguyên tắc thiết kế mạch , tốn thêm một tầng đảo pha , còn khi bắt buộc dùng mức logic 0=L để khiển PNP thì người ta dùng luôn transistor PNP vào áp 3 v cùng với nguồn VĐK,sau đó mới qua đến tầng dùng 5v hoặc 12v thông thường.

Cái đó thì em hiểu rồi ạ. Thế bài toán em đưa ra, bác có tính được giúp em không hay bác lại "chỉ" cho em cách khác "tối ưu" hơn ạ? Em đang nói về tính toán với bài toán trên để hiểu biết sâu hơn về cách phân cực cho con transistor PNP nó dẫn ngắt thôi, chứ khi dùng thực tế, em cũng biết là cách này không ổn. Nhưng không ổn không có nghĩa là không cần tìm hiểu ạ.

Giờ em đưa ra tình huống như thế này. Nhà bác cách nơi mua linh kiện 200km. Bác đang cần chế gấp một cái công tắc tự động để bật tắt cái đèn gì đó trong nhà bác. Bác lục hết kho linh kiện trong nhà bác thì bác thấy mình chỉ còn bộ adapter 5V, 1 cái mạch tạo xung 3.3v, transistor dạng PNP và điện trở (tạm coi là bác có nhiều giá trị điện trở theo ý bác muốn). Vậy bác sẽ chạy 200km để đi mua linh kiện hay ngồi tính toán thật nhanh (vì đang cần gấp) để tạm sử dụng con transistor thuận với điện trở thế nào để bật tắt được cái đèn theo ý mình?

[T.L.M]

Cách 2:

- Tính tỉ lệ phân áp để khi áp ra 3,3V thì Vb > 4,6V

- Tính R1 để dòng kích đủ 50mA khi áp ra 0V.

[TeppiVN]

Cách 2:

- Tính tỉ lệ phân áp để khi áp ra 3,3V thì Vb > 4,6V

- Tính R1 để dòng kích đủ 50mA khi áp ra 0V.

Mình đang tính theo cách này nhưng loay hoay mãi ạ.

[trthnguyen]

Thực tế mạch dạng này nếu áp điều khiển không bị giới hạn ở 3.3V (nối với chân C hở của con NPN nội bên trong IC điều khiển) thì được áp dụng rất nhiều, đặc biệt là trong laptop bởi vì:
- GND của sạc hoặc pin nối chung với GND của main nên không thể dùng loại N để đóng/ngắt âm nguồn được
- Nếu đóng/ngắt dương nguồn nhưng sử dụng loại N thì điện áp điều khiển phải lớn hơn điện áp nguồn -> phải thêm mạch boostrap (không biết có viết sai không hehe) -> phức tạp!
Trong laptop thì thay trans = fet, và ở đầu vào thì dùng 2 con nối tiếp kiểu "đấu đầu" hoặc "đấu đít" để ngăn dòng chạy trực tiếp từ sạc vào pin và ngược lại từ pin ra jack DC.

Vì bị giới hạn áp khiển 3.3V rất khắm nên tính toán hơi nhức đầu .

[TeppiVN]

Thực tế mạch dạng này nếu áp điều khiển không bị giới hạn ở 3.3V (nối với chân C hở của con NPN nội bên trong IC điều khiển) thì được áp dụng rất nhiều, đặc biệt là trong laptop bởi vì:
- GND của sạc hoặc pin nối chung với GND của main nên không thể dùng loại N để đóng/ngắt âm nguồn được
- Nếu đóng/ngắt dương nguồn nhưng sử dụng loại N thì điện áp điều khiển phải lớn hơn điện áp nguồn -> phải thêm mạch boostrap (không biết có viết sai không hehe) -> phức tạp!
Trong laptop thì thay trans = fet, và ở đầu vào thì dùng 2 con nối tiếp kiểu "đấu đầu" hoặc "đấu đít" để ngăn dòng chạy trực tiếp từ sạc vào pin và ngược lại từ pin ra jack DC.

Vì bị giới hạn áp khiển 3.3V rất khắm nên tính toán hơi nhức đầu .

Mình đang "nhức hết cả đầu" đây ạ..

[yeurap7]

lắp điot nắn thành 1 chiều rùi thêm 1 con R xuống mát vậy

[TeppiVN]

lắp điot nắn thành 1 chiều rùi thêm 1 con R xuống mát vậy

Có vẻ lạc đề rồi ạ. Bài toán mình đang tìm hiểu nó không được lắp thêm diot ạ. Nếu đc lắp thêm linh kiện thì mình lắp thêm con transistor ngược NPN dễ hơn.