Analog IC design

[cachep]

Anh hithere cho em hỏi là ở Hà Nội có nơi nào dạy về thiết kế analog IC không ạ?

[hithere123]

Chào bạn,
Bạn có thể tải về tài liệu "Analysis_and_Design_of_LDO_Voltage_Regulator. pdf" ở bài viết số #32 trang 4 cũng trong luồng thảo luận này để tham khảo cách tính toán thiết kế mạch LDO. Ngoài ra, nếu bạn muốn ví dụ chi tiết tính toán kích thước W/L của từng MOSFET của một mạch cụ thể bạn có thể xem qua ví dụ tính toán mạch op-amp hai tầng trong sách "CMOS Analog Circuit Design', 2nd Edition, của tác giả Phillip E.Allen, Douglas R.Holberg, trang 276. Ở đó tác giả đưa ra yêu cầu tính toán mạch điện sao cho hệ số khuếch đại là 5000, và một số yêu cầu khác dựa trên các tham số công nghệ có thể dùng để mô phỏng. Theo mình đó là một ví dụ rất tốt nếu bạn đã nắm chắc các khái niệm cơ bản về thiết kế vi mạch tương tự. Bạn cũng có thể tải về phần mềm miễn phí LTSPICE và file công nghệ mình đã đưa lên trong các trang trước để tự thiết kế mạch op-amp này và so sánh. (Mình đã thử phần mềm và file công nghệ dựa vào thiết kế này trước khi đưa lên diễn đàn, do đó bạn có thể yên tâm về tính thực tế của phần mềm)
Hy vọng thông tin trên sẽ giúp ích cho bạn.
Thân mến.

[BadboyBK]

Rất thank bác hithere . Nếu bác có một bản design mẫu nào về bất cứ một block của analog ic thì gửi lên cho mọi người xem nhé ( chỉ cần đến phần mô phỏng ). Vì nói chung các bước chung chung thì em nắm được , nhưng nếu có cái nhìn trực quan trong tính toán và design hay mô phỏng thì hay nhất vẫn có một bài mẫu .

[ohenri]

Cảm ơn anh hithere123 rất nhiều. Em đã hiểu vấn đề này.
Vậy là việc thêm n+tap và p+ tap thay vì ta để như ban đầu không có chúng là để cho R nhỏ hơn. Vậy là, nếu lý tưởng, khi 2 điện trở của 2 vùng này bằng 0 thì latchup sẽ không bao giờ xảy ra.

Chúc mọi người vui vẻ.

[hithere123]

Vừa rồi có một bạn nhắn tin hỏi mình tại sao để chống hiện tượng latch-up thì trong pmos người ta thêm n+ tap, còn trong nmos người ta thêm p+ tap, mình có thể trả lời bạn như sau:

Trước hết bạn đọc lại bài viết số #80 trang 8 cũng trong chủ để này để hiểu nguyên lý gây ra latch-up. Theo đó, lý do để duy trì dòng điện (hồi tiếp dương) trong cấu trúc pnpn và npnp là điện trở nwell và pwell có giá trị tương đối lớn đủ để thông pnp và npn. Trong pmos thì đế là loại N, nếu thêm n+ tap thì sẽ làm cho điện trở nwell nhỏ, tương tự với nmos, nếu thêm p+ tap thì sẽ làm điện trở pwell có giá trị nhỏ.
Như vậy khi điện áp output là -1V (điều kiện test latchup) chẳng hạn, Vbe của Q2 đủ lớn để thông. nếu R Nwell của PMOS nhỏ thì dòng Ic của Q2 * R Nwell của PMOS = Vbe của Q1 sẽ không đủ lớn để làm thông Q1. Như vậy hiện tượng latch-up sẽ không xảy ra.

Hy vọng là đã trả lời đúng ý câu hỏi của bạn.

Thân mến.

@ robocon2011,
Theo những tài liệu trong link bạn gửi thì phần mềm đó dùng để thiết kế layout được, nhưng có vẻ chỉ cho vi mạch tương tự, chứ không phải là công cụ tổng hợp mạch số.

[robocon2011]

các bác cho em hỏi chút ạ! phần mềm ở trang này sử dụng dc cho việc layout IC k ạ?
http://opencircuitdesign.com/magic/

[cachep]

Viettel tuyển 2 người học thiết kế IC ở trường KAIST, Hàn Quốc

Xin chào tất cả mọi người,


Trước hết chúng tôi, phòng Nghiên cứu-Phát triển và Ứng dụng (NCPT&UD) Tập đoàn Viễn thông Quân đội Viettel, cảm ơn tất cả mọi người đã quan tâm và đã gửi hồ sơ dự tuyển. Chúng tôi luôn luôn rộng mở với các ứng viên đam mê nghiên cứu công nghệ cao.
Hiện nay, phòng chúng tôi có một long-term project liên quan đến lĩnh vực IC Design. Chúng tôi có hợp tác về đào tạo và phát triển công nghệ với một số Lab nghiên cứu ở trường KAIST, trường nghiên cứu số 1 của Hàn Quốc về lĩnh vực Electrical Engineering cũng như IC Design.
Vì lý do đó, chúng tôi muốn tuyển 4 người. Và 4 người này sẽ cạnh tranh để có 2 người đi du học tại KAIST, Hàn Quốc. 2 người này sẽ học Master bằng tiếng Anh và làm việc tại một lab danh tiếng ở đó vào kỳ mùa xuân 2011. Trong thời gian làm Master tại Hàn Quốc, 2 người này sẽ vừa học vừa nghiên cứu trong dự án của phòng chúng tôi hợp tác với lab đó. Lĩnh vực nghiên cứu cũng chính là thế mạnh của lab đó: CMOS IC Design.
Sau đây là quyền lợi của 2 người được đi Hàn Quốc:
1)Được học và làm việc trong môi trường chuyên nghiệp đẳng cấp thế giới. (KAIST là trường số 1 Hàn Quốc về Electrical Engineering, trên 90% các courses học đều dùng tiếng Anh). Làm Master ở Hàn Quốc có tính chất thực nghiệm rất cao và có nhiều cơ hội được cập nhật các công nghệ mới nhất.
2)IC Design là lĩnh vực công nghệ cao và cũng là nghành công nghệ chiến lược. Trong tương lai, Việt Nam không thể không cần nó. Do đó triển vọng của các ứng viên là rất cao.
3)2 người đi học Master, ngoài học bổng của KAIST và các khoản phụ cấp khác, sẽ được nhận lương của Viettel hàng tháng. 2 Master candidates sẽ được đảm bảo ổn định vật chât khi sống bên Hàn.
4)Khi kết thúc khóa học, 2 người này sẽ được làm việc và đãi ngộ cao tại Phòng Nghiên cứu-Phát triển và Ứng dụng.
Chú ý: Trong 4 người, sẽ có 2 người đi Hàn Spring 2011, còn 2 người sẽ làm việc tại phòng NCPT&UD liên quan đến dự án của chúng tôi ký kết với Hàn Quốc. Và cơ hội để họ đi học tiếp vào Fall 2011 tại Hàn còn rộng mở.
Sau đây là yêu cầu của chúng tôi đối với các ứng viên:
1)Tốt nghiệp đại học từ bằng Khá trở lên ở các ngành học liên quan đến Điện tử-Viễn thông, có kiến thức tốt về lý thuyết mạch, mạch điện tử bán dẫn và hệ thống viễn thông.
2)Có điểm International TOEFL (PBT trên 560, iBT trên 83, CBT trên 220), TOEIC trên 720 , TEPS trên 599, hoặc IELTS 6.5. (Các điểm có thời hạn trong vòng 1 năm)
3)Đây là link apply vào KAIST, deadline cũng như các yêu cầu cũng được ghi rõ ràng ở đó. Mọi người chú ý là deadline để nộp đơn vào KAIST là 30-09-2010. http://admission.kaist.ac.kr/03_inte...sub2_tab1.html
4)Các ứng viên chủ động nộp hồ sơ vào KAIST. (Tuy nhiên cơ hội để mọi người được nhận vào KAIST là sẽ thấp nếu như không có liên kết của chúng tôi. Lab chúng tôi chọn là 1 lab có thứ hạng và uy tín, do đó khả năng các ứng viên đã được vào KAIST rồi mà được vào lab đó cũng không hẳn đã cao, vì mọi người phải cạnh tranh với những sinh viên giỏi của Hàn Quốc. Thêm vào nữa, khi học ở KAIST với học bổng của trường các master candidates sẽ rất vất vả, khoản tài chính của chúng tôi cung cấp sẽ đảm bảo cho các ứng viên. Do đó, các ứng viên cần có sự đồng ý của chúng tôi và giáo sư Hàn Quốc để có thể học và làm việc tại KAIST một cách tốt nhất.
5)Ứng viên có nghĩa vụ làm việc 3 năm cho Viettel sau khi hoàn tất khóa học tại Hàn Quốc. (Ứng viên vẫn có cơ hội đi làm tiếp PhD sau khi về nước và làm việc tại Viettel).
Nội dung hồ sơ (Tất cả các thông tin đều bằng tiếng Anh):
1)Thông tin cá nhân và ảnh
2)Quá trình học tập và làm việc (Gần nhất lên đầu). Ghi điểm tổng kết, loại bằng.
3)Kết quả nghiên cứu và các giải thưởng (Publications, Award).
4)Các project đã từng làm. Vị trí của ứng viên trong project đó, tình trạng của project.
5)Các kỹ năng của ứng viên (Matlab, ADS,…)
6)Một bài tự luận ngắn về bản thân bằng tiếng Anh. (Nêu rõ lý do tại sao ứng viên muốn apply và khả năng cũng như cá tính của ứng viên). Yêu cầu dưới 1000 từ.
7)Điểm tiếng Anh
8)Các thông tin khác.
9)Hồ sơ được viết bằng tiếng Anh dưới dạng 1 file pdf.

Chúng tôi mong muốn các ứng viên sẽ sớm gửi hồ sơ vào địa chỉ e-mail: lequan@viettel.com.vn
(Những hồ sơ gửi sớm sẽ có lợi thế so với những hồ sơ gửi muộn)
Chúng tôi xin cảm ơn sự quan tâm của mọi người. Chúc mọi người sức khỏe và thành công!

[tonyvandinh]

bác Intran ơi to mấy foder đó có thể tạo bằng tay k ạ! em em như hướng dẫn k dc a? mong bác giúp em!

Bạn nên dùng superuser khi chạy installation thì sẽ kô bị trở ngại về tạo folder.

sudo ./setup

[hithere123]

Làm việc với bộ phận Layout

Hiện nay, công việc thiết kế mạch điện và công việc layout mạch điện được tách ra cho hai bộ phận chuyên trách là thiết kế và layout, mặc dù họ ở trong cùng một đội (trước đây, đa số trường hợp là người kỹ sư thiết kế tự layout mạch điện của chính mình.) Và đôi khi công việc layout không yêu cầu kỹ sư nắm rõ mạch điện mà chỉ cần hiểu rõ ở mức linh kiện và thành thạo sử dụng các tính năng của phần mềm thiết kế. Do đó, xuất hiện một số yêu cầu mang tính tổng quát khi tương tác với bộ phận layout để công việc được tiến hành trơn tru nhất.

[1] Với bộ phận thiết kế

- Cần chỉ rõ trong bản vẽ mạch điện tất cả các linh kiện có yêu cầu về matching, đồng thời với yêu cầu về mức độ matching. Ví dụ, với yêu cầu cao nhất về mức độ matching thì người kỹ sư layout sẽ không đặt đường dây kim loại (metal) đi ngang qua các linh kiện vì thông thường các đường dây kim loại này sẽ làm thay đổi giá trị linh kiện. Đặc biệt với mạch điện delta Vbe.

- Cần mô tả các đường dây nối có dòng điện lớn chạy qua, thường là sẽ làm đậm đường dây đó lên, nhưng tốt nhất là ghi giá trị dòng điện chạy qua vì như thế người kỹ sư layout có thế tính toán được kích thước bề rộng đường dây nối.

- Nếu cần thiết “star-ground” cho từng khối thì cũng cần phải chỉ rõ đường nguồn và đất trong bản vẽ. Như thế người kỹ sư layout sẽ biết là cần phải tạo đường nguồn và đất riêng cho khối đó.

- Một số tín hiệu quan trọng và nhậy cảm cũng nên được chỉ ra rõ ràng là cần được shield ở mức độ nào. Mức độ cao nhất là tạo “một ống kim loại” bao bọc đường dây tín hiệu đó.

[2] Với bộ phân kiểm tra (test)

Bộ phận layout nhất thiết phải nhận được sự đồng ý từ bộ phận test về bản floorplan của mình trước khi tiến hành các bước kế tiếp, nếu không sẽ phải trả một giá rất đắt sau này. (Giá cho probe card tính theo đơn vị ngàn USD). Thông tin về vị trí pad, số lượng pad, kích thước pad và bonding là rất quan trọng.


Trên đây là một số nhặt nhạnh của bản thân trong quá trình làm việc/quan sát sự tương tác giữa bộ phận layout và bộ phận thiết kế cũng như với bộ phận test. Tất nhiên là còn có những tương tác với các bộ phận khác nữa như bộ phận fab nhưng chưa đủ thông tin để có thể tổng hợp trong bài viết này, rất mong nhận được những ý kiến đóng góp bổ xung từ mọi người để bài viết được hoàn thiện hơn.

Thân mến.

[lntran]

Hi bác Robocon2011,

Mấy cái tạo folder đơn giản này bác hãy tự tìm trên google đi. Mình không phải không muốn chỉ cho bác nhưng cái này quá đơn giản, bác nên tự tìm hiểu. Khi nào bác gặp vấn đề lớn mình sẽ giúp.

Cheeers.

[robocon2011]

Hi Robocon2011,

Nếu em định làm việc trong ngành thiết kế IC thì nên quên Windows đi. Các EDA software thường chạy trên Solaris, Linux, và chỉ một ít chạy trên Win. Các công ty cũng chỉ sử dụng Solaris và Linux mà thôi. Nếu bác đã thành thạo trên Linux thì sẽ thấy không cần sử dụng Win nữa. Những phần mềm làm việc trên Win đều có trên linux hết ví dụ Matlab, Modelsim...

Ngày trước các EDA thường chạy trên Solaris, theo mình nghĩ vì Solaris sử dụng chip Sparc của Sun. Hiện nay các chip của Intel và AMD đã rất tốt nên mình thấy mọi người chỉ dùng Solaris cho front-end server, còn back-end thường là chạy Redhat. Front-end sử dụng Solaris vì chip Ultrasparc có đến 8 hoặc 16 core, mỗi core chạy được 8 thread đồng thời nên chip Ultrasparc có thể phục vụ được nhiều user cùng lúc. Nhưng đến khi chạy phần mềm thì cần dùng chip của Intel hoặc AMD.

Các EDA software mà mọi người lấy trên mạng thường là loại chạy cho Linux. Loại này tốt nhất là cài đặt trên Redhat, hoặc CentOS (Redhat clone). Nhưng nếu các bác sử dụng máy tính ở nhà với nhiều mục đích khác nhau thì Redhat là một hệ điều hành rất không cập nhật, thiếu driver cho phần cứng mới, thiếu software mới. Các bác có thể sử dụng fedora để thay thế nhưng fedora độ ổn định kém thường hay lỗi. Với loại này cách dung hòa tốt nhất là sử dụng Opensuse. Opensuse khá giống SLED cũng là hệ điều hành máy chủ chạy EDA, những cũng rất cập nhật, và tương đối ổn định. Ubuntu mình cũng dùng khá nhiều. Nói chung là không có vấn đề gì nhưng mình đã từng gặp vấn đề tương thích khi cài 40nm Library của STMicroelectronics. Thêm một điểm nữa EDA thường tương thích với C shell hơn bash shell, trong khi các linux mà mọi người thường dùng là sử dụng bash shell là default.

@Robocon2011 Mình thấy mình hướng dẫn như vậy là rõ quá rồi mà. Bác nói bác không dịch được tiếng Anh thì mình thật không biết phải dịch thế nào cho bác hiểu. Nói một cách đơn giản, bác mở terminal, chuyển sang C shell, chuyển sang supervisor. Sau đó bác tạo một vài thư mục để cài đặt. Sau đó vào trong đĩa CD1 của Cadence IC rồi chạy file Setup.sh. Đây là script file bác chỉ việc gõ lệnh ./Setup.sh là xong. Sau đó nó hỏi bác cái gì thì bác trả lời và làm theo hướng dẫn. Sau khi cài đặt xong thì phải setup license file và environment variables. Mấy cái này mình cũng đã hướng dẫn rất rõ ràng.

Cheers.

bác Intran ơi to mấy foder đó có thể tạo bằng tay k ạ! em em như hướng dẫn k dc a? mong bác giúp em!

[hithere123]

@thuclh: Còn ngồi đấy mà spam à. Nếu vẫn còn ham mệ thì viết bài chia sẻ kinh nghiệm gặp phải khi thiết kế hay giới thiệu phân tích sơ đồ một số IC thông dụng đi, rất có ích cho cộng đồng đấy.

Thân mến.
P/S: mà thăng cu thì liên quan gì đến tích cực nhỉ? Nhớ giới thiệu và bảo mấy đứa khác tham gia viết bài nhé.

[thuclh]

Chà bác hithere123 tích cực quá nhỉ. Sao vẫn có thằng cu được nhỉ,, .

[robocon2011]

em cảm ơn anh Intran em sẽ thử ạ! có j khó khăn mong anh giúp đỡ em với! vì đây là lần đầu tiên em làm việc với Unbuntu!

[lntran]

Hi Robocon2011,

Nếu em định làm việc trong ngành thiết kế IC thì nên quên Windows đi. Các EDA software thường chạy trên Solaris, Linux, và chỉ một ít chạy trên Win. Các công ty cũng chỉ sử dụng Solaris và Linux mà thôi. Nếu bác đã thành thạo trên Linux thì sẽ thấy không cần sử dụng Win nữa. Những phần mềm làm việc trên Win đều có trên linux hết ví dụ Matlab, Modelsim...

Ngày trước các EDA thường chạy trên Solaris, theo mình nghĩ vì Solaris sử dụng chip Sparc của Sun. Hiện nay các chip của Intel và AMD đã rất tốt nên mình thấy mọi người chỉ dùng Solaris cho front-end server, còn back-end thường là chạy Redhat. Front-end sử dụng Solaris vì chip Ultrasparc có đến 8 hoặc 16 core, mỗi core chạy được 8 thread đồng thời nên chip Ultrasparc có thể phục vụ được nhiều user cùng lúc. Nhưng đến khi chạy phần mềm thì cần dùng chip của Intel hoặc AMD.

Các EDA software mà mọi người lấy trên mạng thường là loại chạy cho Linux. Loại này tốt nhất là cài đặt trên Redhat, hoặc CentOS (Redhat clone). Nhưng nếu các bác sử dụng máy tính ở nhà với nhiều mục đích khác nhau thì Redhat là một hệ điều hành rất không cập nhật, thiếu driver cho phần cứng mới, thiếu software mới. Các bác có thể sử dụng fedora để thay thế nhưng fedora độ ổn định kém thường hay lỗi. Với loại này cách dung hòa tốt nhất là sử dụng Opensuse. Opensuse khá giống SLED cũng là hệ điều hành máy chủ chạy EDA, những cũng rất cập nhật, và tương đối ổn định. Ubuntu mình cũng dùng khá nhiều. Nói chung là không có vấn đề gì nhưng mình đã từng gặp vấn đề tương thích khi cài 40nm Library của STMicroelectronics. Thêm một điểm nữa EDA thường tương thích với C shell hơn bash shell, trong khi các linux mà mọi người thường dùng là sử dụng bash shell là default.

@Robocon2011 Mình thấy mình hướng dẫn như vậy là rõ quá rồi mà. Bác nói bác không dịch được tiếng Anh thì mình thật không biết phải dịch thế nào cho bác hiểu. Nói một cách đơn giản, bác mở terminal, chuyển sang C shell, chuyển sang supervisor. Sau đó bác tạo một vài thư mục để cài đặt. Sau đó vào trong đĩa CD1 của Cadence IC rồi chạy file Setup.sh. Đây là script file bác chỉ việc gõ lệnh ./Setup.sh là xong. Sau đó nó hỏi bác cái gì thì bác trả lời và làm theo hướng dẫn. Sau khi cài đặt xong thì phải setup license file và environment variables. Mấy cái này mình cũng đã hướng dẫn rất rõ ràng.

Cheers.