Analog IC design

[Paddy]

Flip chip rất thịnh nhàng trong những thứ như điện thoại DĐ, black berry. Những đô analog như op amp, DAC, v reg, temp sensor hay dùng loại package này lắm. Những loại này rất nhỏ, con 9 chân tớ thấy to chừng 30 mils mỗi chiều, và mỏng chừng 15 mils.

Lộn. Chừng 90 mils mỗi chiều.

[Paddy]

Chào bác Paddy,

Lâu lâu không thấy bác viết bài, chắc công việc bác đợt này bận, sau khủng hoảng đột nhiên đơn hàng tăng vọt làm không kịp trở tay phải không ạ. Cảm ơn bác đã bổ xung thêm phần Pad và package, em nghĩ ý của bác tarzanaly muốn phân biệt kiểu đóng gói truyền thống, bắn dây vào pad để nối tới pin so với kiểu đóng gói trực tiếp die lên mạch ứng dụng ngoài luôn. Nếu bác có thời gian, bác viết một bài về vấn đề này đi ạ, bác giới thiệu thêm về thuật ngữ "pad over active" nữa thì tốt quá. Trong kỹ thuật layout em thấy cần cấu trúc đặc thù để làm pad loại này, kiểu như như xây mấy cái cột nhà dể đỡ phía dưới lớp metal làm pad.
Còn một vấn đề nữa mà em gặp phải đó là khi cắt wafer thành từng die, mặc dù đã có tiêu chuẩn kích thước tối thiểu vòng cách ly cho việc cắt rồi nhưng đôi khi việc cắt die vẫn có ảnh hưởng vật lý (làm rạn nứt) tới vùng active của IC, ảnh hưởng tới tuổi thọ của IC. Mà sai lỗi kiểu này rất khó detect bằng chương trình test. Bác có hay đụng vấn đề này không ạ. Nếu được bác chia sẻ để mọi người cùng học hỏi bác nhé.

Thân mến.

Chào bác Hithere123,
Công việc cũng không bận lắm, nhưng tại vì lười và ham chơi (mùa này là mùa tớ đi dã ngoại).

Có phải ý bác nói "pad over active" là pad nằm trên mấy cổng hay transistor không (thay vì nằm ngoài rìa của die) ? Nếu vậy thì tớ có biết chút ít thôi. Hãng tớ làm thì kêu là "pad over structure" (POS).

Khi die có POS thì trong khâu probe phải dùng loại probe "nhẹ" và không dùng "double touchdown".

Probe nhẹ tức là loại probe mà khi đâm xuống pad có "lực" yếu hơn các loại probe thường. Nếu nó cứng quá sẽ gây hư hại cho các structure (mạch, cổng, v.v.) nằm dưới pad.

Thường thì lớp trên cùng của wafer là lớp passivation để bảo vệ die. Lớp này làm bằng Titanium Nitride, có mầu giống như vàng (cho nên nhiều người tưởng wafer được bọc vàng). Mấy mũi khoan hay được nói là bọc titanium là cái chất này đấy. Lớp này rất cứng nên nhiều khi trong khâu probe máy prober phải "đâm 2 lần" để thủng lớp này. Lối đâm 2 lần này kêu là double touchdown.

Với loại laminated CSP thì die được cắt ra, dán lên một đế lớn (chừng 100 die) kêu là strip. Trong khâu final test (FT) thì họ dùng loại máy riêng để vận chuyển strip. Sau khi test xong thì lúc đó strip lại bị cắt ra thành IC. Lúc này thì không sợ die bị rạn vì chỉ cắt từ đế lớn ra thôi.

Với loại bumped die thì lại khác. Wafer qua mài mặt dưới (back side grinding) từ 30 mil xuống thành chừng 8-12 mils. Một lớp đế được phủ lên để nó cứng hơn. Rồi tên IC in lên. Qua khâu gắn hột chì, probe, cắt rồi FT. Lý do FT đi sau là vì cắt die sẽ gây rạn như bác nói trên.


Về tuổi thọ thì khâu burn-in lo. Mấy bác có nghe chuyện người Thượng đem con mới đẻ ra xuối tắm không? Đứa nào yếu là chết liền. Khâu burn-in là như thế đấy.

Một IC thường hay chết sau và giờ chạy (do nhiều lý do khác nhau), cái này kêu là chết non (infant mortality) và đa số sẽ chết già sau vài chục năm làm việc. Số chết trẻ (vài tháng-năm) thì rất ít. Người ta dùng khâu burn-in để lọc mấy IC chết non ra. Bằng cách chạy với điện và nhiệt độ cao hơn. VD: Vcc =5.75V, temp=125 độ từ 12 tiếng trở lên. Những IC nào yếu sức sẽ chết liền. Sau đó sẽ làm FT để lấy mấy em chết non ra. Chừng 20 năm trước memory IC có khi có đến 80% là chết non.

[hithere123]

Chào bác LQH333,

Thì ra bác làm cho Torex, con IC đầu tiên tớ làm trong đời là để cạnh tranh với con XC6206 của cty bác đấy, con tớ làm dòng mô phỏng là 1uA nhưng đo thực tế chỉ 0.9uA thôi, cái chức năng current limit cũng hơn nữa nhưng bán không được vì thời điểm đó LDO bão hòa rồi, mấy con dòng tiêu thụ thấp này chỉ để làm RTC mà thôi. Tớ học được nhiều kinh nghiệm nhất là từ con này, kinh nghiệm nhớ đời là dòng xuống cỡ uA thì behavior của bipolar khác rồi, có thể xem như leakage được. Do không để ý, model nhà sản xuất đưa ra không hỗ trợ đến mức dòng này nên silicon đầu tiên ra không chạy đúng. Fix nó mệt ra phết nhưng mà vui, cũng chưa đến mức phải dùng full-mask re-design.

À mà tớ cũng chưa từng làm việc ở Mỹ đâu, nhưng lại có cơ hội làm việc cả với kỹ sư Mỹ và Châu Âu, tớ thấy kỹ sư thế giới nói chung họ cũng như mình thôi chỉ có điều họ được đào tạo bài bản công thêm có môi trường tốt để phát huy nên có nhiều kinh nghiệm. Nói chung đã là kỹ sư thì đều như con ong thợ mà thôi, như ý bác lntran đã nói ở bài viết trước đấy. Được biết bác cũng muốn quay về Việt Nam, tớ vui lắm, khi nào tớ chắc chắn về tin vui, tớ sẽ PM cho bác. Hy vọng bác sẽ góp sức, hì.

Thân mến.

P/S: tớ thích bóng đá đẹp nhưng thấy nhiều người bảo Mr.Paul của tớ bị mù màu cộng thêm thuận tay phải hay trái gì đó làm tớ cũng băn khoăn tí chút.

[LQH333]

Hi Các Bác,
@ Hithere123,
-Cảm ơn Bác, có lẽ đúng như Anh bạn của Bác nói vậy, có nhiều nguyên tắc " hay ho" chăng. Nhưng E cũng chưa được làm việc ở Mỹ nên cũng chẳng biết nó "hay ho " đến mức nào. hihi . Có lẽ E đây cũng gần giống như A bạn của bác, có đôi chút kỹ năng về làm report ah.
-Hy vọng sẽ sớm có nhiều tin vui để mà được về VN khi đất nước cần , cho giù không biết đến khi nào mình sẽ là một senior thực thụ đây..

@ Intran , E đang làm việc ở Nhật bác ah, không biết ở Mỹ các bác có biết đến tến cty này không? http://www.torex.co.jp/english/. Bác muốn nói lựa chọn một cty khác để có co hội học hỏi nhiều hơn ah, cái này E cũng đôi lúc có nghĩ đến đó chứ , nhưng với những gì mình có sau 3 năm làm việc quả là không đủ tự tin để tìm đến một cty khác. Nhiều khi tự động viên mình khi mà dấn thân vào cái nghiệp sửa TV thì cũng cố gắng là một người thợ tốt. Nghĩ là thế, nói là thế mà không có làm được, hihi, nghe thật thiếu chí khí quá đi đúng không bác, hihi.

Túm lại E nên cố gắng, hiện E đang làm về LNA (CMOS), nhưng chỉ dừng ở công việc đánh giá, test , hiều chỉnh ... NF, S_Parameter thôi, mà em nghĩ làm về LNA thi những công việc này cũng khá thú vị nhỉ các bác. E thì chưa được bắt tay và thiết kế mạch, hay Layout vì theo nguyên tắc " hay ho ' của người Nhật là chưa Đủ giờ chăng, hih. Nhưng E nghĩ khối lượng thiết kế cho 1 LNA và Layout không có nhiều. Ở cty E, LNA cũng chỉ mới làm thôi, vậy nên các Bác có kinh nghiệm về LNA thì chỉ giáo, chia sẽ cho em nha.

Cảm ơn hai bác, E không đọc được tài liệu của các bác, TA kô biết gì , Tiếng Nhật lại cũng gà, nên đuối vậy đó các bác. Nhưng E cũng nhìn được vài công thức , nội dung của các mạch cơ bản, hihi

Chúc các Bác cuối tuần vui vẻ, và bước sang một tuần mới đầy hưng phấn..,
Cả với chiến thắng TBN- Halan tối nay nhé ( có khi bên đó là ngày..)

[lntran]

Hi Bác LQH333,

Bác hiện giờ làm việc ở VN hay Nhật vậy bác. Nếu bác ở Nhật thì mình nghĩ bác có thể xin việc ở những công ty khác vì bên đó cơ hội chắc cũng nhiều mà.

Theo mình thấy kỹ sư chẳng qua cũng chỉ là thợ bậc cao, và thiết kế ASIC cũng chẳng hơn gì mấy anh thợ sửa TV ở VN hết. Mấy bác sửa TV ở VN cũng biết đủ loại mạch TV khác nhau, biết đo một số điểm để đoán bệnh, rồi hàn thay linh kiện. Bọn mình bên này chẳng qua cũng chỉ biết hết các loại mạch, các loại thiết kế, kiến trúc khác nhau. Khi cần thiết kế cái gì thì bọn mình lôi một vài cái chuẩn ra, sửa chỗ này một chút chỗ kia một chút là xong. Cái này mình thấy gần như ai bên này cũng làm vậy, từ mức kiến trúc đến mức layout, từ analog đến digital. Vậy xét cho cũng thì bọn mình cũng đâu hơn mấy anh thợ sửa TV. Mình nghĩ ở VN ít người biết về ASIC nên nghe nó hơi sang. Bọn mình chẳng qua hơn mọi người ở chỗ bọn mình được học nhiều, làm nhiều về ASIC nên có nhiều kinh nghiệm, kiến thức hơn các bác ở VN một chút thôi. Ở chỗ mình sách báo, điều kiện để cập nhật kiến thức cũng nhiều nên mình vẫn cố gắng đọc về những nghiên cứu mới để khi cần lại đem ra, sửa chỗ này một tí sửa chỗ khác một tí. Như vậy xem ra bọn mình vẫn là thợ nhưng cao hơn một chút, có thể coi 3/4 thợ 1/4 thầy.

Cho mình bổ sung một chút về flip chip nhé. flip chip có parasitic parameter nhỏ hơn loại wire bonding (đặc biệt là L) vì pad được nối thẳng xuống pin không cần dây dẫn. Loại này phù hợp với mạch chạy tốc độ cao, và RF.

Cheers.

[hithere123]

Chào bác Paddy,

Lâu lâu không thấy bác viết bài, chắc công việc bác đợt này bận, sau khủng hoảng đột nhiên đơn hàng tăng vọt làm không kịp trở tay phải không ạ. Cảm ơn bác đã bổ xung thêm phần Pad và package, em nghĩ ý của bác tarzanaly muốn phân biệt kiểu đóng gói truyền thống, bắn dây vào pad để nối tới pin so với kiểu đóng gói trực tiếp die lên mạch ứng dụng ngoài luôn. Nếu bác có thời gian, bác viết một bài về vấn đề này đi ạ, bác giới thiệu thêm về thuật ngữ "pad over active" nữa thì tốt quá. Trong kỹ thuật layout em thấy cần cấu trúc đặc thù để làm pad loại này, kiểu như như xây mấy cái cột nhà dể đỡ phía dưới lớp metal làm pad.
Còn một vấn đề nữa mà em gặp phải đó là khi cắt wafer thành từng die, mặc dù đã có tiêu chuẩn kích thước tối thiểu vòng cách ly cho việc cắt rồi nhưng đôi khi việc cắt die vẫn có ảnh hưởng vật lý (làm rạn nứt) tới vùng active của IC, ảnh hưởng tới tuổi thọ của IC. Mà sai lỗi kiểu này rất khó detect bằng chương trình test. Bác có hay đụng vấn đề này không ạ. Nếu được bác chia sẻ để mọi người cùng học hỏi bác nhé.

Thân mến.

[Paddy]

cho em hỏi chút về bài viết trên nhớ.

1. Thiết kế layout cho vi mạch tương tự, vậy thế vi mạch tương tự là gì? Sao lại "Không như trong thiết kế vi mạch số"?
2. Chuẩn bị sơ đồ nối dây từ pad tới chân IC.
Em thì biết có 2 loại package là Wire Bonding như anh discuss ở trên và Flip Chip nữa. 2 loại khác nhau và có những ưu nhược điểm riêng. Nói chung là Flip Chip tiết kiệm diện tích hơn, đắt tiền hơn, kém phổ biến hơn Wirebond.
3. Vẫn trong phần đấy, "khách hàng" ở đây là ai? Nếu chỉ nói về layout design thì khách hàng là bộ phận thiết kế RTL coder? Nếu nói vậy thì thiết kế có bao nhiêu chân là do khách hàng quyết định chứ.
4. Số lượng pad nhiều hơn số lượng pin, vậy pad là gì? pin là gì? Nếu coi pin là "chân" của chip thì tức là có những chân nối với hơn một pad. Cái này có an toàn hơn không khi cho vào trong internal connection của RTL.
5. Về floorplan
em nghĩ là khi anh dùng "stress" hay "áp lực" về sản xuất rồi lại chuyển qua khối chức năng nhạy cảm nhất về chức năng thì nó cứ lẫn lộn, khó hiểu.
Áp lực lên góc cạnh em cũng không hiểu, áp lực về độ dễ dàng "đi dây" (route) hay là khi sản xuất? mà khi sản xuất có phải là từng chip đâu mà là hàng trăm chip cùng trên một wafer. Góc cạnh của chip đâu có ảnh hưởng gì.

Cám ơn anh về bài viết nhé, kỳ thực thì em thấy có lẽ nên chia ra thành nhiều thread thảo luận thì tiện hơn nhưng cũng có thể anh thấy forum chưa đủ người, chưa đủ active

Bác lộn về chữ package. Chữ này có nghĩa là vỏ bọc thôi. Có rất nhiều loại vỏ như DIP, SIP, PGA, BGA, SOJ, v.v.

Chữ wire bonding là sự / khâu nối từ pad ra chân IC chứ không phải là package.


Flip chip là một loại package mới (so với như SOJ, BGA, v.v.). Cách đây chừng 15 năm thì loại thịnh hành nhất kêu là laminated CSP (Chip scale package, có nghĩa là die từ wafer bằng nào thì con IC sẽ to bằng đấy). Bây giờ thì ít thấy laminated CSP mà thấy bump CSP.

Laminate CSP tức là die cắt ra rồi hàn lên trên một miếng đế (giống y như PCB). Loại này dầy hơn loại bump CSP (trong kỹ nghệ thường kêu là bumped die).

Loại bump CSP là sau khi qua khâu probe, thì wafer qua khâu bump. Trong khâu này những hột chì kêu là bump (bây giờ rất nhiều hãng bỏ không dùng chì mà dùng hợp kim thiếc) rồi dán lên các pad của die. Loại pad này là hình tròn chứ không hình vuông hay chữ nhật như các loại chip khác.

Sau khi bỏ bump lên, qua khâu test, khâu cắt (dicing) là con chip hoàn thành. Loại này mỏng hơn loại laminated CSP. Khách hàng chỉ cần đặt IC lên bo rồi hun nóng lên là xong, không cần chì vì những hột (bump) là chì (hoặc hợp kim thiếc) rồi.

Flip chip rất thịnh nhàng trong những thứ như điện thoại DĐ, black berry. Những đô analog như op amp, DAC, v reg, temp sensor hay dùng loại package này lắm. Những loại này rất nhỏ, con 9 chân tớ thấy to chừng 30 mils mỗi chiều, và mỏng chừng 15 mils.

[Paddy]

Chào em,

Pad có thể hiểu là một mảng metal lớp trên cùng dùng để giao tiếp giữa silicon và thế giới bên ngoài. Còn Pin là các chân trên vỏ của IC. Ý anh nói pad có thể nhiểu hơn pin là vì có nhưng pad chỉ phục vụ cho việc probe tín hiệu bên trong IC phục vụ cho việc debug lỗi, hoặc do bộ phận test yêu cầu. Cũng có những pin cần nối với hai hoặc ba pad nếu chân đó có yêu cầu đặc biệt về dòng tải và điều này là rất hay xảy ra. Một pad không đủ khả năng tải dòng lớn có thể do giới hạn bản thân pad hoặc do giới hạn của dây bonding vì vậy mà không thể dùng internal connection bên trong chíp được. (Tầm quan trọng của việc đọc tài liệu các đặc tính điện của công nghệ)

Để tớ bổ túc thêm về pad.

Thường thì chỉ có một loại pad. Nhưng một số sản phẩm có 2 loại pad. Một kêu là bonding pad (để nối ra chân IC), và cái kia kêu là test pad hay probe pad dùng trong khâu test lúc còn trong dạng wafer. Một lý do dùng 2 thứ là sau khâu probe (tức là test trong dạng wafer) thì những probe (đầu kim nhọn) có thể gây ra khó khăn cho khâu bond vì không "ăn" lúc hàn dây bonding wire từ pad ra pin.

Có nhiều lý do số pad và pin khác nhau:

1. Một số pad chỉ dùng để nạp dữ kiện vào IC trong khâu probe. TD: cách đây hơn 10 năm, lúc DVD được sx với giá rẻ. Nhà sx IC cho DVD làm 1 loại IC nhưng có thể dùng cho 2 loại DVD, 1 là progressive scan, 2 là interlaced scan. Khi qua khâu probe, thì máy tester sẽ program cho IC trở thành 1 trong 2 thứ scan nói trên tùy theo yêu cầu của khách hàng. Pad để nối vô chân program từ tester sẽ không đưa ra ngoài chân (pin) IC. Thay vì sx 2 loại IC khác nhau, chỉ cần làm 1 loại là xong.

2. Một số IC (như dùng cho bluetooth) khi được sx thì sẽ được bỏ firmware theo yêu cầu của khách hàng lúc đi qua khâu probe. Những chân program này cũng không nối ra chân IC.

[hithere123]

Trước đây E có làm, nói là LÀM nhưng chỉ là hỗ trợ thiết kế, các khâu test, người Nhật gọi là đánh giá...về Regulators, nhưng nay lại chuyển sang bộ phận thiết kế LNA, cũng chỉ là phụ thôi các bác, nói chung E cũng được biết đôi chút ah. Còn ở vị trí thiết kế mạch, mô phỏng , rồi layout như 2 Bác thì không biết đến bao giờ, E làm ở đây khoảng chừng 3 năm rồi, mà cũng chỉ dậm chân ở đó thôi ah. E thấy nản quá . Mong các bác cho nhiều lời khuyên....

Chào bạn LQH333,
Nghe bạn nói về bọn Nhật thì tớ hiểu chút chút rồi, người Nhật có những nguyên tắc "hay ho" lắm. Không hiểu bên bạn thế nào chứ tớ có quen một người bạn làm mấy con audio, và video IC cho một công ty Nhật, nghe hắn nói là đến tận bây giờ hắn vẫn chỉ được thay đổi tiếp điểm metal để chỉnh giá trị điện trở, hixhix thế mà hắn cũng là senior mấy năm rồi đấy, tất nhiên bạn tớ không phải là người Nhật rồi. Nhưng kỹ năng làm report của hắn thì cực siêu,

Thế nên, tớ chẳng biết khuyên bạn thế nào. Nếu bạn còn trẻ thì tranh thủ học hỏi kinh nghiệm thôi, đợi khi nào mấy bác nhà mình xin được tiền mua FAB của Mỹ về, thì tớ đoán nhất định sẽ cần nhân lực về design để có cái mà chạy FAB chứ. Tớ hy vọng từ nay đến cuối năm sẽ có một hai tin tốt, hì

Đợt này tớ có chút việc riêng nên chỉ lướt net để đọc bài các bác được thôi, chứ chưa có thời gian viết được bài dài dài, mong các bác thông cảm. Rất mong bạn đóng góp những kinh nghiệm thực tế để mọi người cùng học hỏi.

Thân mến.

[LQH333]

IC Analog!!!!!!!!!!

Xin chào các Bác, Chào hithere123, Intran.

Mong hai bác tích cực đóng góp thêm nhiều bài viết bổ ích nữa, hai bác có lẽ là niềm tự hào cho Bán dẫn VN trong tương lai.hi. Hithere123 đã có nhiều bài viết hay quá, giù E hôm nay mới vô đây chưa có thời gian lĩnh hội hết àh.
E cũng hiện đang làm về IC Analog đo hithere123, hihi. Nhưng trình còn gà. Trước đây E có làm, nói là LÀM nhưng chỉ là hỗ trợ thiết kế, các khâu test, người Nhật gọi là đánh giá...về Regulators, nhưng nay lại chuyển sang bộ phận thiết kế LNA, cũng chỉ là phụ thôi các bác, nói chung E cũng được biết đôi chút ah. Còn ở vị trí thiết kế mạch, mô phỏng , rồi layout như 2 Bác thì không biết đến bao giờ, E làm ở đây khoảng chừng 3 năm rồi, mà cũng chỉ dậm chân ở đó thôi ah. E thấy nản quá . Mong các bác cho nhiều lời khuyên....

[hithere123]

Chào bác lntran,

Như vậy là em và bác học cùng trường rồi, tuy em không phải người Hà Nội gốc nhưng cũng sống ở đấy từ bé, nên cũng nhiễm cái yêu cái ghét của những gì thuộc về Hà Nội khi phải xa nơi đó bác ạ. Nếu bác không phiền thì có thể biên cho em cái thư được không, trao đổi vấn đề cá nhân trên diễn đàn em e là không tiện lắm. (địa chỉ hòm mail của em là hithere.nguyen@gmail.com).

Về tình hình chung khoa điện tử viễn thông thì em không nắm rõ nhưng về môn VLSI design thì cũng có chút thông tin. Hiện nay, môn này được đưa vào làm môn học phân ngành hẹp học kỳ cuối rồi bác ạ, cũng vừa có phòng thí nghiệm nữa. Lĩnh vực này vẫn còn mới nên rất cần những ý kiến đóng góp của những người có nhiều kinh nghiệm như bác. Không biết đề xuất về chia sẻ tài liệu của bác, ban quản trị của diễn đàn có thể giúp được không.

Em hoàn toàn đồng ý với bác là làm digital thì cũng cần giỏi về analog. Em rất thích làm với mấy bác chuyên viết code mà cũng rất giỏi dùng oscilloscope để probe tín hiệu từ silicon khi debug IC. Học hỏi được nhiều lắm bác ạ. Em thì ngược với bác, bắt đầu là làm analog nhưng bây giờ lại chuyển qua tìm hiểu về digital cùng vì cái sự tích hợp cả một uC vào trong một con IC có chức năng tương tự nên cũng biết chút chút cái hay cái dở của mỗi bên và có thể do xuất phát điểm khác nhau như vậy mà em và bác có cái nhìn lệch pha nhau chút (jitter tí chút ấy mà).

Em dự cái issue bác đề cập ở trên liên quan tới cross-talk là gây ra bởi floating point do không dùng pull-up transistor, phỏng ạ. Em cũng có một cái kinh nghiệm nhớ đời là không review layout kỹ (làm manual layout) nên bị một phát mosfet ký sinh do đường metal to đùng đi ngang qua hai well gần nhau nên khi bật nguồn lên, ở một vài điều kiện thích hợp (tín hiệu đường metal đó bằng 0/1) làm turn-on/off con mosfet ký sinh, gây ra dòng leakage khá lớn. Tuy có thể fix bằng metal change nhưng tốn khá nhiều công để debug. Thường thì những lỗi dạng này tool có khả năng detect được nhưng đôi khi do lỗi chủ quan của con người, nó vẫn xảy ra.

Rất mong bác tham gia đóng góp thêm những kinh nghiệm thực tế quý báu cho diễn đàn.

Rất mong.

[lntran]

Hi bác Hithere123,

Ngày xưa mình cũng học ở BKHN, và có được dạy gì về IC design đâu. Lâu rồi mình cũng không biết khoa điện tử trường BK bây giờ thế nào nữa. Nghe bác nói ở VN không có IEEE account thấy chán thật. Mọi người không thể đọc IEEE thì mất hẳn một nguồn thông tin rất tốt làm study với research khó lắm. Mình nhân tiện donate các bác một account thông qua thư viện trường đại học công nghệ Munich. Cái này không phải của mình, ngày xưa học xong rồi nên nhờ người quen kiếm hộ. Bây giờ mình có cái xịn hơn nên không dùng nữa:
- Bác vào đây: https://eaccess.ub.tum.de:2443/login
-Nhập myTUM-Kennung là "tiendat.info@mytum.de", Passwort: "633992"
-Bác chọn: Datenbanken: DBIS -> Elektrotechnik, Mess- und Regelungstechnik->IEEE Xplore / Electronic Library Online (IEL)->http://ieeexplore.ieee.org.eaccess.ub.tum.de

Mình cũng có account của bọn Cadence, Synopsys, Mentor graphics nên muốn vào download cái gì của bọn này cũng được hết. Sử dụng thêm mấy cái ***** license nữa là có thể dùng được liền. Mấy account này liên quan đến bọn broadcom nên mình không cho các bác được nhưng nếu các bác cần cái gì thì mình download về. Bác mà có cái fileserver nào xịn thì đỡ chứ dùng rapidshare thì oải lắm. Nếu lớn quá thì khi nào về VN mình xách ổ cứng về cũng được. Có thể đầu tháng mười mình về chơi, cả Sài Gòn lẫn Hà Nội (vợ mình người Tiền Giang, mình người Hà Nội nên phải đi một vòng từ bắc vào nam).

Lần trước mình không có ý nói làm Analog dễ hơn digital đâu. Nói vậy bọn colleague đánh mình chết. Mình chỉ làm digital là chính thôi, analog toàn đi học lỏm của bọn nó mà. Bảo mình làm PLL, hay LNA chắc cũng làm được, nhưng noise figure, phase noise chắc cao hơn bọn nó mấy lần. Ý của mình là mỗi thứ có mặt khó và dễ khác nhau. Làm Analog design các thiết kế thường đã được chuẩn hóa. Các bác cứ bê nguyên nó ra, modify lại là OK. Functional verification chẳng phải lo vì mạch đơn giản, hơn nữa mình đem nguyên thiết kế có sẵn ra thì sai sao được. Nhưng để chỉnh cho mạch analog chạy tối ưu thì cần kinh nghiệm nhiều lắm.

Làm digital quan trọng nhất vẫn là functionality nếu bác làm semicustom design. Nhưng nếu bác làm full custom design thì lại cần phải có kiến thức về analog thì mạch mới ổn định, và chạy nhanh được. Lúc trước mình ở Qimonda bọn này dùng full custom design nhiều lằm vì chip memory thường chỉ có 4 lớp metal (để hạ chi phí sản xuất), trong đó Metal last dùng cho power rồi, metal 0 làm từ tungsten chỉ nối được khoảng cách gần, còn lại có M1, và M2. Hai lớp metal mà synthesize thì khó lắm, diện tích lớn, tốc độ chậm. Mình ở đó cũng học được mấy chiêu. Sau này mình có design mấy mạch cho một ông Prof ở UC Irvine, nhưng có một mạch dùng dynamic logic bị lỗi. Mạch này mình không dùng pull-up transistor nên bị cross-talk làm cho chết sạch. Dù sao cũng là một kinh nghiệm thiết kế digital vẫn phải giỏi về analog.

Bác hiện giờ đang ở VN hay đâu vậy bác làm việc ở đâu thế.

Cheers.

[hithere123]

Chào bác lntran,

Tự nhận mình kinh nghiệm còn thua kém, nên em xin phép được gọi bác xưng em.

Bây giờ thì em hiểu ý bắt chước mà bác đề cập ở trên, đúng là tài liệu IEEE có giá trị tham khảo rất tốt, tuy nhiên theo em để áp dụng được các mạch đó vào công việc cụ thể thì cũng cần khá nhiều công sức. Trước tiên là phải hiểu được cái thiết kế trong các tài liệu đó đúng không bác. Mà cái này thì background của người đọc ít nhất là phải biết mạch điện tử căn bản dùng trong thiết kế vi mạch. Tiếp đến là cũng cần mô phỏng (simulation) xem phẩm chất của mạch đó thế nào, vì thường thì công nghệ trong tài liệu và công nghệ mình dùng là khác nhau. (không biết bên bác thế nào chứ em toàn đụng vấn đề này.)

Từ kết quả mô phỏng đến việc hiệu chỉnh giá trị kích thước của transistor như thế nào cũng cần kiến thức và kinh nghiệm thiết kế nữa phải không bác. Các bác có kinh nghiệm rồi, thì nhìn cái là biết cần phải chỉnh cái gì. Theo em, họ không tính toán trên giấy là do họ đã tính toán trong đầu rồi bác ạ. Ví dụ nhìn mô phỏng thấy gain hơi cao, cần giảm gain một tí thì họ biết là giảm W hoặc L, hay tăng W hoặc L lên một tí rồi mô phỏng lại để kiểm tra là tăng giảm như thế đã được chưa. Nhưng cái background cho quyết định tăng hay giảm đấy là dựa vào công thức phải không ạ, mà công thức đấy thì đã được dạy trong trường đại học của họ rồi. Quan điểm của em về mô phỏng mạch analog là: nó chỉ là công cụ để kiểm tra xem quyết định thiết kế của mình có đúng không, tức là trước khi chạy mô phỏng thì người thiết kế phải đoán trước được xu hướng của sự thay đổi đó như thế nào rồi, và kết quả mô phỏng sẽ cho người thiết kế biết các thông số thay đổi cụ thể sau khi mô phỏng. Em rất dị ứng với việc chạy mô phỏng mà chưa hiểu tí gì về mạch.

Em không biết bác có học đại học ở Việt Nam không, thời của em thì chưa có dạy về thiết kế vi mạch, môn này mới được dạy gần đây thôi, nhưng em thấy cũng chưa thật sự chuẩn lắm. Đấy chính là lý do em mở cái topic này, để giới thiệu các mạch cơ bản và các tính toán mang tính định tính cơ bản.(theo kinh nghiệm thực tế của em thôi.) Và trong các bài viết em cũng không đi sâu về tính toán phức tạp theo kiểu bác học, chính xác cao.

Hơn nữa, em thấy tài liệu IEEE dùng được thì cũng phải mua hoặc đóng phí tham gia thành viên hàng năm, các công ty em biết thì có account cho các bác có nhiều kinh nghiệm quản lý chứ không cung cấp cho tất cả các kỹ sư, em nghĩ điều này cũng là đúng thôi. Nên em cũng đưa lên diễn đàn một số tài liệu theo em là hữu ích. Nếu được, thì cũng mong bác có thể góp một ít tài liệu về lĩnh vực bác đang làm cho mọi người tham khảo.

Bác nói về analog dễ hơn digital thì em không đồng ý cho lắm, vì em thấy mạch analog toàn phải làm đi làm lại khi thay đổi công nghệ, hoặc spec thay đổi. Nếu chỉ dùng một công nghệ thôi thì các công ty thường có database chuẩn cho khá nhiều mạch, nhưng cái này cũng là kết quả của quá trình nghiên cứu phát triển của khá nhiều người trong một thời gian cũng lâu lâu. Còn anh digital thì có thể dùng lại RTL được, nhưng vì mức độ tích hợp cực khủng của mạch digital so với analog nên rất mệt. Làm verification plan cho một mixed-signal IC tốn cực kỳ nhiều công sức.

Em trước nay toàn làm 1.2um, 0.6um, 0.35um và kỹ thuật toàn là mạch của những năm 80 thế kỷ trước, mới gần đây được làm 0.13um, 90nm và cái đang làm là MCU 32-bit dùng 65nm mà clock chạy cao nhất cũng chỉ là 300MHz. Nên em ngưỡng mộ các bác làm cho ứng dụng comm lắm lắm và mong muốn được tham gia một lần cho biết. Nếu không gặp phải vấn đề bí mật công ty thì bác giới thiệu một chút về các ứng dụng comm. được không ạ. Em cảm ơn bác nhiều lắm. Mà em nghe nói là Broadcom có benefit cho nhân viến tốt lắm nên khi nghe bác nói về Broadcom làm em có đôi chút ghen tị, hì.

Rất mong nhận được các ý kiến trao đổi thêm từ bác.

Thân mến.

[lntran]

Hi bác Hithere123,

Các bác có thể bắt chước các thiết kế từ rất nhiều nguồn khác nhau. Theo mình biết thì trong IEEE các journal và conference của bọn solid state viết rất nhiều về các mạch mới đặc biệt là mix signal (bọn công ty bắt chước ở đây rất nhiều). Còn mình ở trong công ty thì cứ hay copy mấy cái thiết kế của bọn đồng nghiệp rồi sửa lại là xong. Bắt chước theo kiểu bọn tầu thì mình chưa từng thấy bao giờ.

Theo mình nghĩ thiết kế analog dễ hơn digital ở điểm là các mạch analog thường đơn giản và đã được chuẩn hóa. Đối với digital thì functional verification là quan trọng nhất. Nhưng để các thông số được tinh chỉnh tối ưu thì cần rất nhiều kinh nghiệm. Hiện nay các công ty đã đẩy các thiết kế analog and mix signal lên mức rất tối ưu. Vì vậy nếu các bác thiết kế không tốt thì mạch sản xuất ra sẽ rất khó cạnh tranh, lãng phí fabrication cost. Mình có cảm giác nhiều bác ở đây vẫn thiên về tính toán mạch (theo kiểu ở đại học). Người làm thiết kế thường sử dụng các thiết kế chuẩn có sẵn rồi tinh chỉnh lại. Họ thuộc làu các thiết kế chuẩn này, cách phân tích hiệu chỉnh khi cần thiết. Mình có cảm giác nhiều bác ở đây chưa thông thuộc các thiết kế chuẩn. Họ hiệu chỉnh cũng không phải bằng cách tính toán trên giấy mà chỉ chạy simulation thôi.

Ở chỗ Broadcom bọn mình bọn nó làm Analog IC cũng kinh lắm. Bọn mình đang làm con BCM2091 là transceiver cho cell phone 4 band 2G, 5 band 3G. Noise Figure chỉ khoảng 2.5 (rất tốt). Bác nào có thắc mặc gì về transceiver mình sẽ giúp. Vừa rối bọn Broadcom làm con switching 64 channel, mỗi channel là một SERDES 10Gbps. Nó làm SERDES chạy tốc độ hơn 10Gbps mà nhỏ như vậy thì đúng là kinh thật. Mình có một đoạn video giới thiệu về cách thiết kế con này bác nào thích mình sẽ gửi cho nhưng hơi bị lớn đó.

Cheers

[hithere123]

@ lntran: cảm ơn bác đã đóng góp ý kiến, tuy nhiên tớ không đồng ý với bác ở một số điểm và rât mong bác góp ý thêm:

Các bác chẳng việc gì phải sáng tạo lại cái bánh xe cả. Các mạch analog như Mixer, PLL, DLL, ADC, DAC, LDO, LNA, đã được người ta thiết kế tốt rồi. Các bác cứ đem nguyên xi cái thiết kế đó về mà dùng. Các bác chỉ cần hiệu chỉnh lại các thông số của transistor cho phù hợp với yêu cầu, rồi layout là xong.

Cái ý này của bác làm tớ nhớ đến thời hoàng kim của reverse-engineer ở Trung Quốc (mà cũng chỉ mới cách đây hơn 10 năm thôi). Một công ty chỉ khoảng vài kỹ sư, mua một con IC đang “hot” về, “chụp cắt lớp”, in ra tờ giấy khổ to đùng treo trên tường, rồi mấy bác reverse-engineer ngồi nhìn mà vẽ ra được mạch của con IC mới tài, layout lại thế là có con IC mới, chức năng y hệt mà giá rẻ vô cùng. Đến tận bây giờ tớ vẫn chưa hết “choáng” về khả năng của kỹ sư Trung Quốc. Nhưng tớ đoán, bác định nói tới mua IP, vì tớ không nghĩ là có thể kiếm được các thiết kế tốt đó free (làm sao đảm bảo silicon đã chạy). Nếu đưa tớ một mạch nào đó không phải bọn tớ design, và chưa chứng minh được silicon đã chạy, thì tớ bắt mô phỏng, rồi review lại chán, truy cho đến cùng là tự thiết kế hay đi lấy ở đâu về, sau đó bọn tớ thấy ổn thì mới cho đem đi layout.
Thêm nữa, tớ nghí rằng nếu không có kiến thức phân tích thiết kế mạch điện cơ bản thì làm sao biết cách hiệu chỉnh lại các thông số của transistor cho đúng với spec mình mong muốn. Đấy là tớ chưa nói tới cũng cái mạch đấy họ layout thì chạy ngon lành còn mang về minh layout lại, chưa chắc ra IC đã chạy đúng như họ. Nên không thể nói là sáng tạo lại cái bánh xe được. Ví dụ, LDO thì chỉ có mỗi vài cấu trúc đó thôi, tính năng thì cũng na ná nhau, nhưng tại sao Maxim thiết kế ra một con, Linear cũng thiết kế ra một con khác, TI cũng có nữa, …

Các công nghệ mới hiện nay có process variation rất lớn nên mọi người luôn yêu cầu có mạch calibration. Do vậy yêu cầu thiết kế chính xác từ đầu cũng không cần thiết nhưng phải thiết kế mạch calibration cho tốt.

Về cái này thì tớ đồng ý, rất nhiều đồng nghiệp của tớ cũng đang làm cái này. Calibration và auto-calibration, tớ dịch là tự hiệu chỉnh không biết có đúng ý bác không? Nếu đúng thì thiết kế cái này không hề đơn giản đâu nhé. Ví dụ như cái mạch band-gap mà tớ nói tới ở bài viết đầu tiên, nếu nghĩ ra được cấu trúc auto-calibration cho nó thì là phát minh đấy nhé (hiện nay theo tới biết thì chưa có). Theo tớ hiểu, process variation là tuân theo hàm ngẫu nhiên nên nghĩ được cách để trị nó là rất khó, trước nay vẫn làm là có nhiều bit-trim trong thiết kế. Nếu ý calibration của bác là khác thì rất mong bác góp ý để mọi người có cơ hội học hỏi thêm.

Sorry mọi người nhưng mình nghĩ ở đây nhiều bác ở đây chưa đủ khả năng làm analog IC design. Theo mình những bác có kiến thức chưa vững nên nghiên cứu kỹ các thiết kế chuẩn, hiểu được các chỉ tiêu, cách hiệu chỉnh rồi bắt chước.

Tớ nghĩ tiêu chuẩn đủ khả năng của bác khá cao. Theo tớ, có kiến thức cơ bản về mạch điện tử (giống với cái ý ở câu thứ hai của bác) là làm được. Hồi trước mấy bạn sinh viên điện tử mới ra trường, bọn tớ bày cho đọc quyển sách “Analysis and Design of Analog Integrated Circuits “ sau đó cho mô phỏng rồi thay đổi lại các thông số của transistor của mạch op-amp, rồi bọn tớ dùng mạch đấy đem đi layout, chế tạo, IC ra chạy ngon lành, mà cũng bán được số lượng kha khá nữa đấy. Như vậy là họ làm được analog IC design rồi còn gì. Và bấy lâu nay tớ vẫn làm thế, chẳng nghĩ ra được cái mạch nào mới 100% cả, toàn là re-use mấy cái mạch của đồng nghiệp rồi improve thêm, thấy không được thì thay cấu trúc cho đạt với spec mong muốn và tớ thấy đồng nghiệp tớ cũng làm thế và bọn tớ đều được gọi là analog IC design engineer. Quả thực tớ cũng rất muốn biết tiêu chuẩn đủ khả năng của bác để làm analog IC design là như thế nào?

Rất mong.