Analog IC design

[ngoclinh_xl]

sory các bác! màu xanh là lớp m1 (lớp metal 1), màu vàng là lớp m2. Màu đỏ là lớp poly. BÊn dưới các PMOS và NMOS có lớp Nwell màu hồng nhưng em đã ẩn đi cho dễ nhìn. các tranistor em ko tự tạo mà lấy trong thư viện( 90nm ) cả.

[ngoclinh_xl]

Vâng! thanks bác!

Em xin post ít ảnh để mọi người cùng thảo luận, dù sao mai là em phải nộp bài rồi
hình 14 là schematic sơ đồ và bảng hiện lỗi thông báo khi chek LVS. hình 15 là layout em vẽ và các lỗi LVS thông báo cụ thể. hình 17 là một lỗi hiển thị cụ thể khi click vào 1 lỗi trong "7 unmatch net in layout". em đã thử vẽ lại layout nhưng vẫn bị các lỗi trên. Em cũng đã xem kĩ tài liệu hướng dẫn gỡ lỗi này nhưng vẫn không thể xác định được nguyên nhân gây lỗi. Đành nhờ kinh nghiệm của các bác thôi?

[hithere123]

Chào bạn ngoclinh_xl,

Chắc bạn là sinh viên tham gia cuộc thi của ICDREC. Đến phần layout thì mình đoán bạn chuẩn bị đá chung kết rồi, chúc mừng bạn!

Về LVS thì nó muôn hình vạn trạng lắm. Bạn nói 3 trong mạch và 7 trong layout tức là có 3 net trong mạch mà layout không tìm thấy và 7 net trong layout mà mạch không tìm thấy? Nếu vậy bạn thử kiểm tra xem tổng số net trong mạch và layout như thế nào? Ví dụ, mạch có 16 net, layout chỉ có 12 net thì rất có thể trong layout bạn bị ngắn mạch đâu đó, hoặc có thể là khái báo trùng tên, hoặc cũng có thể là bạn quên chưa khai báo thuộc tính dây nguồn trong layout. Bạn click vào vùng unmatch kiểm tra xem thế nào. Nếu được thì bạn post bản báo cáo LVS lên thì mọi người mới có thể đóng góp ý kiến được.

Thân mến,

[ngoclinh_xl]

Thanks các bác rất nhiều! cuối cùng thì em cũng đã hoàn tất bài thi của mình. Em có một câu hỏi nữa các bác ạ: Em đã hoàn thành việc vẽ layout cho khối mạch vủa mình. đã check DRC=>ok!. Nhưng khi check LVS thì có lỗi "unmatch net" cụ thể là: "there are 3 unmatch net in schematic and 7 unmatch net in lauout" . khi click vào từng lỗi thì hiện lên các net bị lỗi unmatch (cả trong schematic và layout). Lỗi unmatch trên là lỗi gì hả các bác? nếu là lỗi chưa kết nối các net trong schematic hay trong layout thì em nghĩ ko phải vì em đã kiểm tra khá kĩ rồi. Mong các bác sớm hồi âm!
Thân!

[Rommel.de]

Chào bạn Ngoclinhxl,

Bạn muốn tài liệu dạy về layout tức là dạy về phương pháp làm layout hay tài liệu hướng dẫn sử dụng công cụ như virtuoso để làm layout? Nếu bạn muốn học phương pháp làm layout thì quyển sách tớ đưa link ngay bên trên vẫn download OK mà

http://ebookee.org/CMOS-IC-Layout-Co...t-_793185.html

Nếu bạn muốn học cách dùng công cụ thì nên tìm một số tutorial trên mạng và có khá nhiều. Nhưng tớ vẫn nghĩ cách tốt nhất là học với người làm layout. Họ chỉ bạn một chút là bạn biết làm liền không cần phải đọc nhiều làm gì.

Bạn Lick,

Noise figure là chỉ tiêu đánh giá nhiễu sinh ra bên trong mạch. Chỉ tiêu này thường dùng với mạch RF nên tớ nghĩ bạn nên hỏi bên đó thì nhiều người biết hơn. Tớ cũng không biết gì nhiều. Tớ ví dụ với bạn một chút thế này để dễ hiểu. Giả sử mạch của bạn có hệ số khuếch đại là G, tín hiệu vào là S_in, tín hiệu ra là S_out, nhiễu đầu vào là N_in, nhiễu đầu ra là N_out, khi đó bạn có thể viết như sau: S_out=G+S_in; N_out=G+N_in+Noise_figure; (Đơn vị là dB hoặc dBm). Thường người ta dùng mạch phát tín hiệu để đưa một tín hiệu mẫu ở đầu vào, đo tín hiệu ở đầu ra, để tính ra độ khuếch đại của mạch. Sau đó đưa một nguồn nhiễu ở đầu vào (hình như là một diode phân cực ngược sẽ tạo ra nhiễu dạng phổ trắng), và đo mức nhiễu ở đầu ra rồi tính ngược ra Noise figure. Noise figure quyết định nhất là ở tằng tiền khuyếch đại vì lúc này tín hiệu đầu và rất yếu không mạnh hơn nhiễu bao nhiêu nên cần có noise figure thấp. Mấy tầng sau thì không quan trọng nữa.

Hspice và spectre đều cho phép bạn mô phỏng nhiễu trong mạch để tính ra noise figure. Bạn chỉ cần chọn chức năng chạy mô phỏng với nhiễu là có thể tính ra được tuy nhiên giá trị mô phỏng này thường không mấy tin tưởng. Nói chung các giá trị mô phỏng đối với mạch RF thường có tính chất định hướng là nhiều và luôn cần phải đo lại với chip thật. Về việc thiết kế thế nào để giảm nhiễu thì tớ cũng không rõ lắm nhưng tớ biết một số điểm cơ bản như bạn phải chọn loại transistor ít nhiễu. Thường design kit cung cấp cho bạn loại transistor gọi là native. Loại này là transistor làm thẳng lên đế là wafer sau khi kéo không hề được pha tạp bổ sung. Nó có ưu điểm là đô pha tạp khá đồng nhất nên nhiễu thấp nhưng threshold voltage của loại transistor này khá nhỏ nên không được dùng cho những việc khác. Hoặc bạn có thể sử dụng công nghệ không phải là silic như GeAs... Hình như transistor có L càng nhỏ thì noise figure cũng càng nhỏ nên khi thiết kế bạn có thể sử dụng transistor với minimum length mặc dù bạn sẽ bị short channel effect. Nói chung lại đó là tất cả những gì tớ biết về noise figure. Anh Arix ở đây làm về RF nhất định sẽ trả lời bạn tốt hơn.

[hithere123]

Chào bạn lick,

Có một thuật ngữ là "noise figure" là gì nhỉ?

Khái niệm này tương đối phổ biến trong thiết kế RF nên mình thử wiki thì ra cái này:
http://en.wikipedia.org/wiki/Noise_figure

Mình không chuyên về RF nên biết đến đâu nói đến đấy nhé
Noise Figure (NF) ra đời với nhiệm vụ như một thông số (kiểu như hệ số khuếch đại gain vậy) dùng để đánh giá sự thay đổi của thông số SNR giữa đầu vào so với đầu ra của một module/nhiều module/cả hệ thống receiver. Thực chất là mấy bác làm RF không thích dùng SNR mặc dù mục tiếu tối thượng đều là làm SNR càng cao càng tốt. Nhưng vì SNR không nói cho các ấy biết là con amplifier này đóng góp bao nhiêu noise vào tín hiệu của các bác ấy khi tín hiệu ấy đi qua nên các bác ấy thay đổi tí ti, đầu tiên các bác ấy tính Noise Factor = SNRin/SNRout, sau đó các bác ấy 10*log (Noise Factor) = Noise Figure.

Nếu một hệ thống được thiết kế mà có SNRin=SNRout thì có nghĩa là hệ thống đó chẳng đóng góp tí noise nào khi tín hiệu khi đi qua hệ thống đó cả (nghĩa là thiết kế tốt). Tuy nhiên giả sử nếu tín hiệu vào là không có tí noise nào tức là SNRin = số 8 nằm ngang, thì NF đương nhiên cũng là số 8 nằm ngang mặc dù cái mạch amplifier đó chỉ có tí ti noise thôi (thiết kế tồi mặc dù thực chất là tốt). Như vậy trong trường hợp này Noise Figure mất đi ý nghĩa ban đầu của nó. Nhưng kiểu gì thì tín hiệu vào đầu tiên cũng có tí noise từ điện trở anten nên trường hợp này không xảy ra.

và làm sao mô phỏng được noise figure.

Như đã nói là cái anh này dùng cho RF design. Nên mấy tool cho RF như ADS có option để mô phỏng cái này. Hình như là trong phần mô phỏng dùng Harmonic Balance, bạn cần chọn option NLNoiseMode (Nonlinear noise) và Status level gì đó. Khi mô phỏng xong nó sẽ tính NF cho bạn. Với HSPICE thì .NOISE (cái này hình như mình đưa lên diễn đàn một lần rồi).
Tóm lại muốn mô phỏng noise thì nhất thiết phải kiểm tra xem các thông số model linh kiện có hỗ trợ không, nếu không thì mô phỏng noise chẳng có ý nghĩa gì. Tốt nhất là dùng bộ model của mấy bác làm RF, thì kiểu gì cũng nhìn thấy gì đó khi mô phỏng noise. Bạn cứ đưa ra bài toán cụ thể đi để mọi người trên này góp ý.

Chúc bạn thành công!
Thân mến,

[lick]

Có một thuật ngữ là "noise figure" là gì nhỉ? và làm sao mô phỏng được noise figure.

[ngoclinh_xl]

Chân thành cảm ơn hai bác hithere123 và Rommel.de. Một chuyện muốn 2 bác giúp nữa là nhờ 2 bác cung cấp lại link dowload các tài liệu về layout analog IC được không?. Em đang rất cần những tài liệu này. Em đã tham khảo các link của các bác ở những bài viết trước nhưng em không vào dowload được. Hoặc nếu có thể các bác gửi qua Email( metlamdithoi@gmail.com) của em được không ạ? một lần nữa cảm ơn các bác đã nhiệt tình giúp đỡ.......Best regards!

[hithere123]

Chào bạn ngoclink_xl,

Mình có thể trả lời bạn một số ý thế này:

Hình dưới là nguồn dòng 22uA do em tạo. Nhưng dòng nó lại thay đổi khi em thay đổi trị số R23

Mình không rõ bạn tính toán giá trị các MOSFET của mạch này như thế nào nhưng hiện tượng mà bạn mô tả ở trên là do bạn tính toán điểm dc cho mạch chưa chuẩn. Do đó mạch đã không hoạt động ở chế độ gương dòng. (dòng tạo ra từ nhánh R19 đã không gương sang nhánh R23, có thể MOSFET M115 và M17 hoạt động ở chế độ tuyến tính)

Bác có thể định lượng lại các số liệu cho mạch của em được không?

Bạn thử đảo giá trị W/L của MOSFET M17 và M15 rồi mô phỏng lại với R23 thay đổi xem thế nào. (L=1.6/W=32).

hoặc bác có cách tạo nguồn dòng nào chỉ cho em dc không? em muốn nạp áp cho tụ tăng tuyến tính lên đến Vc=1.75V, với dòng 22uA, áp VDD=3-3.6V, tụ C 1 đầu nối đất.

Nếu công nghệ bạn đang dùng có linh kiện bipolar thì bạn có thể thiết kế theo kiểu "thermal voltage referenced self-bias circuit". Dưới đây là hai link mình Gúc theo từ khóa trên, bạn tham khảo thử nhé.
http://www.cse.psu.edu/~kyusun/class...S05BiasCkt.pdf
http://www.hpc.msstate.edu/mpl/educa...99/pp65-68.pdf

Còn nếu công nghệ không có bipolar thì mạch của bạn cũng có thể dùng được rồi (tính toán lại giá trị MOSFET), tuy nhiên nguồn dòng của bạn sẽ không chính xác là 22uA với mô phỏng theo sự thay đổi của nhiệt độ và công nghệ.

Chúc bạn thành công!
Thân mến.

P/S: Mạch của bạn còn có thêm một nhược điểm nữa, đó là dòng điện tạo ra phụ thuộc tuyến tính vào điện áp cung cấp, điều này không thực sự tốt lắm. Nhưng nếu điện áp cung cấp của bạn tương đối ổn định thì nó cũng không thành vấn đề. Cách để giải quyết vấn đề này là tạo mạch self-bias, tuy nhiên nhược điểm của mạch self-bias là cần thêm mạch start-up. Bạn có thể tham khảo tài liệu mình up lên trong bài viết ở trang 2(bài #17: Mạch tạo dòng tham chiếu) của luồng thảo luận này để hiểu thêm về những khái niệm trên.
http://www.dientuvietnam.net/forums/...C-design/page2

[Rommel.de]

Bạn Ngoclinh_xl,

Mạch của bạn dùng nhiều điện trở như thế kia thì làm sao mà chính xác được. Điện trở bên trong vi mạch có sai số ít nhất là 10% và thay đổi tương đối nhiều theo nhiệt độ, nên thường chỉ được dùng với mục đích chia áp khi dùng nhiều điện trở với cùng một giá trị (giá trị tuyệt đối của giá trị không quan trọng). Trong trường hợp thật sự cần giá trị tuyệt đối thì cần kết hợp thêm mạch digital calibration. Mạch này sẽ đóng hoặc ngắt các switch để thay đổi giá trị tuyệt đối của điện trở về đến điểm làm việc tối ưu. Nhưng đây cũng là trường hợp bất đắc dĩ không có cách khác. Tạo nguồn dòng tốt nhất là bạn dùng mạch Band-gap voltage. Đây là mạch ổn định nhất không thay đổi theo nhiệt độ và điện áp nguồn. Kết hợp thêm phần calibration nữa thì không còn gì để nói. Mà sao bạn thiết kế transistor mà L lại lớn hơn W quá nhiều vậy. W phải lớn hơn L thì transistor mới có tính khuyếch đại cao chứ. Đơn giản thì cứ chọn L=1um để tránh short channel effect.

[ngoclinh_xl]

cảm ơn sự hồi âm của bác hithere! rất nhiều. câu trả lời của bác cho em cách nhìn khái quát về analog design IC. Em cũng đã đọc một số tài liệu của bác post ở những trang trước. tui mất nhiều thời gian để dịch nhưng những tài liệu đó viết rất dễ hiểu và rất quí. .
Tện đây em cũng muốn xin bác chỉ dẫn cho em cách tạo một nguồn dòng với công nghệ 90nm. Em có đọc tài liệu "CMOS analog circuit design-P.E.Allen-2006". Ở chương 4(gửi bác link dow: http://hotfile.com/dl/118504053/b1d9...1_06).pdf.html ) có lý thuyết tạo nguồn dòng dùng MOSFET. Hình dưới là nguồn dòng 22uA do em tạo. Nhưng dòng nó lại thay đổi khi em thay đổi trị số R23, em định tạo nguồn dòng để nạp cho tụ(được thay thế bởi điện trở R23 để thử nghiệm) để tạo áp tăng giảm tuyến tính. Bác có thể định lượng lại các số liệu cho mạch của em được không? hoặc bác có cách tạo nguồn dòng nào chỉ cho em dc không? em muốn nạp áp cho tụ tăng tuyến tính lên đến Vc=1.75V, với dòng 22uA, áp VDD=3-3.6V, tụ C 1 đầu nối đất.
Trân trọng mong hồi âm của bác.

[hithere123]

Chào bạn ngoclinh_xl,

Mình có thể trả lời bạn một số ý như sau:

nếu nói công nghệ 90nm thì hiểu như thế nào? có phải là các linh kiện khi vẽ lay out thì có chiều dài lớn nhất là 90nm?

Công nghệ 90nm bạn có thể tạm hiểu là kỹ thuật cho phép tạo ra phần tử mosfet có chiều dài kênh nhỏ nhất là 90nm. Giới thiệu với bạn trang này: http://www.itrs.net/Links/2010ITRS/Home2010.htm để bạn biết kỹ thuật hiện nay đang đứng ở đâu. Rất tiếc trang này viết bằng ngôn ngữ tiếng Anh.

Giả sử Đã vẽ sơ đồ mạch(schematic) của mạch tạo điện áp chuẩn( cái này gọi là bandgap voltage reference thì phải) Vref. Công thức tính Vref cũng có sẵn. thì sau khi tính các giá trị linh kiện và chạy mô phỏng thấy ổn rồi em chuyển qua vẽ layout. Vậy khi chuyển qua vẽ layout thì em phải vẽ lại cấu trúc các linh kiện trên luôn hay sao?

Đúng, em phải vẽ lại cấu trúc các linh kiện trong mạch nếu chưa có tạo ra một thư viện chuẩn các linh kiện đấy. Nếu có ai tạo layout các linh kiện chuẩn đó rồi thì em chỉ cần gọi ra và thay đổi các kích thước về chiều dài và chiều rộng là được.

để vẽ các cấu trúc trên em phải dùng các lớp vật liệu gì( xin các bác hướng dẫn cụ thể phần này), làm sao để biết lớp vật iệu này nằm trên hay dưới lớp kia được?
các lớp vật liệu cấu tạo như thế nào, làm sao biết được giá trị điện trở của nó và các thông số liên quan? giả sử sơ đồ mạch trên có con MOS chẳng hạn thì phần thư viện đã có sẵn không?(giả sử đã có sẵn thì bết nó bao nhiêu nm đây?) phần layout có thể tự động vẽ một phần nào của sơ đồ mạch đã có không? khi đi dây trong layout nối các linh kiện ta chúc ý các vấn đề gì? làm sao để chọn lớp vật liệu phù hợp khi vẽ layout cho 1 con linh kiện?

Anh nghĩ là em chưa học qua môn vi điện tử. Nếu em học qua môn này rồi thì em sẽ hiểu một phần tử như MOSFET, điện trở, tụ điện được cấu tạo như thế nào, sẽ biết cách tính các giá trị về mặt điện dựa trên thông số hình học của linh kiện và tính chất vật lý của vật liệu. Sau đó em sẽ được học các kỹ thuật để chế tạo các lớp vật liệu "đè" lên nhau trên miếng wafer sẽ như thế nào. Có được những kiến thức trên thì khi em đọc tài liệu về hướng dẫn layout sẽ hình dung ra các layer cũng như các quy định về thứ tự các lớp vật liệu được sử dụng.

Theo anh, nếu em muốn tìm hiểu vấn đề này em nên đọc tài liệu bằng tiếng việt về vi điện tử trước sau đó đọc tiếp các tài liệu hướng dẫn bằng tiếng Anh. Sau khi em hiểu tổng quan rồi thì em sẽ biết vẽ layout như thế nào thông qua bản hướng dẫn sử dụng phần mềm mà em đang sử dụng.

Hy vọng những thông tin trên sẽ giúp em được phần nào.
Chúc em thanh công!
Thân mến.

[hithere123]

Chào bạn Hithere123,

Hình như tớ làm loãng topic DFT của bạn hơi nhiều. Xin mời bạn tiếp tục giới thiệu với mọi người. Tớ có một ý như thế này không biết bạn nghĩ sao. Nếu như tớ với bạn mà nói về lý thuyết thiết kế mạch analog hay số thì cũng vẫn còn kém xa mấy quyển sách trên mạng. Điểm thiếu sót ở những quyển sách thường là thiếu đi những mạch thực tế. Nếu bạn không ngại tớ nghĩ trong mỗi vấn đề trình bày, bạn hãy giới thiệu về lý thuyết trước để mọi người hiểu, rồi đưa ra những mạch cụ thể để mọi người cùng học tập. Sau đó bạn hãy giới thiệu những chiêu đặc biệt của dân thiết kế ví dụ như sau khi thiết kế một mạch khuyếch đại xong nhưng cần phải giảm offset hay tăng độ tuyến tính thì cần phải làm thế nào... Cuối cùng bạn hãy để mọi người hỏi và trả lời. Tớ nghĩ như vậy sẽ hay hơn là chỉ giới thiệu lý thuyết.

Chào bạn Rommel.de,
Quả thực khi đóng góp những bài viết trên trang này, mình không hề có ý định viết lý thuyết theo kiểu dịch từ một quyển sách nào đó ra. Tất cả những cái mình viết đều dựa trên trí nhớ về những thứ mình đã từng làm qua. Có chăng nó "lý thuyết" bởi cách viết của mình chưa thật rõ ràng. Mình chỉ có mong muốn là từ những ý mình nói tới ở đây, các bạn có mong muồn tìm hiểu về lĩnh vực này sẽ có ít nhất một hướng nhìn để tham khảo, để không còn cảm giác "ngây thơ" như mình ngày trước khi mới bắt đầu làm về lĩnh vực này.

Trong thời gian vừa qua, mình cũng đã cố gắng để đưa những thông tin kiểu

giới thiệu những chiêu đặc biệt của dân thiết kế ví dụ như sau khi thiết kế một mạch khuyếch đại xong nhưng cần phải giảm offset hay tăng độ tuyến tính thì cần phải làm thế nào...

Nếu bạn đọc những trang đầu mình viết, mình đã viết theo hướng này, đã giới thiệu những đặc điểm cân quan tâm với từng dạng mạch cụ thể. Tuy nhiên, sau đó mình nhận thấy giới thiệu chuyên về kỹ thuật như thế có lẽ là không phù hợp vì tại thời điểm đó mình nhận được rất ít sự hồi âm. Mình nghĩ sau này nếu có bạn nào đó muốn trao đổi thêm mình sẽ trao đổi trên diễn đàn luôn. Bởi nếu mình cứ đưa lên những thứ mà mọi người không cần thì thật là vô ích. Do đó, mình chỉ đưa lên những bài viết mang tính tổng kết kiểu như giới thiệu về layout hay DFT, giúp mọi người có cái nhìn rộng hơn về công việc thiết kế IC mà thôi.

Rất vui là ngày càng có nhiều bạn quan tâm tới lĩnh vực này, và thông qua diễn đàn có thể thấy, kỹ sư Việt Nam làm về lĩnh vực này cũng nhiều đấy chứ.

Một vài dòng trao đổi thêm.
Thân mến!

[Rommel.de]

Chào bạn Truyền,

Nói thật với bạn là tớ chẳng có chiêu gì làm layout cũng như verification cho layout cả. Mà thật ra tớ cũng không làm về layout chỉ là làm việc thì biết thôi. Tớ từng xuống phòng layout xem mọi người ở đó làm, phải nói bọn họ làm nhanh kinh khủng. Theo tớ nghĩ layout là một công việc tương đối đơn giản, sinh viên tốt nghiệp đại học đã có thể nhận vào làm việc, nhưng đây là một công việc rất mất thời gian và công sức. Nhân viên ở bên nhóm layout chỗ tớ chẳng qua là có nhiều kinh nghiệm (làm nhiều thì quen) chứ không có gì hết cả. Layout có một số technique nhất là cho thiết kế mạch tương tự (thiết kế mạch số cũng có vài technique nhưng đơn giản hơn) tớ nghĩ bạn có thể tìm thấy trong một số sách. Nói chung bạn cứ làm một thời gian là quen, chẳng có gì khó cả.

Về việc tại sao người làm layout lại làm nhanh quá như vậy tớ nghĩ là bọn họ sử dụng công cụ rất thành thạo. Hiện nay IC614, IC615 có nhiều tính năng nâng cao, như tự động tạo ra các cell, tự động routing... và bọn họ sử dụng bindkey rất thành thạo. Bọn họ cắt bỏ các đường nối, kéo dãn, copy... rất rất nhanh.

Tớ nghĩ cách tốt nhất để học làm layout là bạn học trực tiếp với người làm về layout. Tớ thấy trên mạng có một quyển sách nếu muốn bạn có thể tham khảo.

http://ebookee.org/CMOS-IC-Layout-Co...t-_793185.html

[haitruyen315]

Hi bác Rommel.de,

Cảm ơn hồi âm của bác!
Nhân tiện bác có kinh nghiệm, thủ thuật nào về Verification thì chỉ giáo cho anh em với. Trước đây em chỉ check Layout, chưa tự Layout bao giờ cả nên kinh nghiệm rất ít. Cao thủ ở nơi em thì nhiều lắm nhưng muốn thỉnh giáo các cao thủ, trước hết những kiến thức cơ bản em phải nắm vững đã thì mới có hiệu quả bác ah

Trân trọng,.