Analog IC design

[cachep]

Có thể chụp từ probe station - một loại máy có trang bị kính hiển vi bạn ạ.

Em cảm anh. Có phải anh đang nói là máy này không ạ? Mechanical probe station - Wikipedia, the free encyclopedia

[thuclh]

Có thể chụp từ probe station - một loại máy có trang bị kính hiển vi bạn ạ.

[cachep]

Anh Rommel.de và các bác khác xin cho em hỏi là, nếu mình muốn có hình die photo của chíp (ví dụ như hình em gửi kèm) thì phải làm thế nào ạ.
(Xin thứ lỗi cho em vì câu hỏi gà quá, nhưng em không biết họ làm thế nào để có hình vẽ như vậy). Em xin cảm ơn mọi người.

[thuclh]

Về LDOs thì các bác có thể đọc quyển "Analog IC Design with Low Dropout Regulators LDOs Electronic Engineering" của Gabriel Alfonso RInco'n-Mora. Khá thực tế và chi tiết. Đọc hiểu 100% thì có thể thiết kế được ngay, .

[Rommel.de]

Tớ mới đi hỏi một đứa bạn đồng nghiệp về LNA. Mất cái tớ viết về LNA lúc trước không hoàn toàn chính xác đâu. Có một số vấn đề thế này. Nhiễu flicker noise như tớ đã từng nói rất mạnh ở tần số thấp. Ngoài ra flicker noise còn tỉ lệ nghịch với tích W*L. Nói cách khác transistor càng lớn thì flicker noise càng nhỏ. Đối với các mạch thu tín hiệu cao tần thì ta có thể sử dụng minimum length channel transistor vì tín hiệu làm việc ở tần số lên đến cả GHz, trong khi đó flicker noise chỉ lên đến khoảng 100 MHz là đã suy yếu gần như toàn bộ. Tại đây mạch LNA thường có hệ số khuếch đại khoảng 20 dB. Sau mạch mixer thì ta cần thực hiện việc lọc để lấy ra tín hiệu base band rồi đưa vào ADC. Các mạch lọc này là những mạch lọc RC tích cực (RC kết hợp với mạch khuếch đại). Khi đó thermal và shot noise không còn là vấn đề lớn vì tín hiệu đã được khuếch đại lên 20 dB từ trước rồi, nhưng flicker noise lại là vấn đề vì tín hiệu của ta bây giờ đã ở trong tần số base band nên flicker noise sẽ rất mạnh nếu dùng minimum length channel. Do vậy transistor dùng cho các mạch lọc tích cực ở đây thường có L khoảng 1, hoặc 0.5 um, và tỉ số W/L có thể lên đến hàng trăm. Khi đó flicker noise sẽ bị đẩy xuống tấn số dưới 100 KHz và không còn ảnh hưởng gì nữa. Thông thường các mạch lọc tích cực này còn làm luôn nhiệm vụ khuếch đại hệ số khuếch đại cỡ khoảng 40 dB, và có thể điểu chỉnh được (điều chỉnh bằng số) tùy theo công suất tín hiệu đầu vào để tránh bão hòa.

Tớ có hỏi nó sao không nâng hệ số khuếch đại của LNA lên trên 20 dB để nhiễu của các tầng sau không ảnh hưởng đến tín hiệu. Nó nói rằng việc tăng hệ số khuếch đại ảnh hưởng đến độ tuyến tính của mạch LNA. Khi mạch không có độ tuyến tính tốt thì sẽ xuất hiện các thành phần bậc 2, bậc 3... Tớ lấy ví dụ có 2 tín hiệu f1, và f2. Thành phần bậc 3 sẽ tạo ra tín hiệu 2f1-f2, và 2f2-f1 có thể trùng với tần số tín hiệu mà ta đang cần xử lý. Cái này đặc biệt ảnh hưởng với các mạch cao tần băng thông rộng khi ta không thể lọc bỏ các thành phần bên ngoài băng. Đới với phần mạch lọc tính cực sau mixer thì độ tuyến tính đã được cải thiện đáng kể vì ở đây có sử dụng hồi tiếp. Vì vậy ta có thể nâng hệ số khuếch đại lên đến 40 dB.

Vấn đề tăng độ tuyến tính cho LNA đang là một yêu cầu rất quan trọng nhất là đối với những mạch băng thông rộng. Nó giới thiệu tớ bài báo này để tham khảo thêm "Linearization Techniques for CMOS Low Noise Amplifiers: A Tutorial"

Linearization Techniques for CMOS Low Noise Amplifiers A Tutorial_

[Rommel.de]

Tớ mới đi hỏi một đứa bạn đồng nghiệp về LNA. Mất cái tớ viết về LNA lúc trước không hoàn toàn chính xác đâu. Có một số vấn đề thế này. Nhiễu flicker noise như tớ đã từng nói rất mạnh ở tần số thấp. Ngoài ra flicker noise còn tỉ lệ nghịch với tích W*L. Nói cách khác transistor càng lớn thì flicker noise càng nhỏ. Đối với các mạch thu tín hiệu cao tần thì ta có thể sử dụng minimum length channel transistor vì tín hiệu làm việc ở tần số lên đến cả GHz, trong khi đó flicker noise chỉ lên đến khoảng 100 MHz là đã suy yếu gần như toàn bộ. Tại đây mạch LNA thường có hệ số khuếch đại khoảng 20 dB. Sau mạch mixer thì ta cần thực hiện việc lọc để lấy ra tín hiệu base band rồi đưa vào ADC. Các mạch lọc này là những mạch lọc RC tích cực (RC kết hợp với mạch khuếch đại). Khi đó thermal và shot noise không còn là vấn đề lớn vì tín hiệu đã được khuếch đại lên 20 dB từ trước rồi, nhưng flicker noise lại là vấn đề vì tín hiệu của ta bây giờ đã ở trong tần số base band nên flicker noise sẽ rất mạnh nếu dùng minimum length channel. Do vậy transistor dùng cho các mạch lọc tích cực ở đây thường có L khoảng 1, hoặc 0.5 um, và tỉ số W/L có thể lên đến hàng trăm. Khi đó flicker noise sẽ bị đẩy xuống tấn số dưới 100 KHz và không còn ảnh hưởng gì nữa. Thông thường các mạch lọc tích cực này còn làm luôn nhiệm vụ khuếch đại hệ số khuếch đại cỡ khoảng 40 dB, và có thể điểu chỉnh được (điều chỉnh bằng số) tùy theo công suất tín hiệu đầu vào để tránh bão hòa.

Tớ có hỏi nó sao không nâng hệ số khuếch đại của LNA lên trên 20 dB để nhiễu của các tầng sau không ảnh hưởng đến tín hiệu. Nó nói rằng việc tăng hệ số khuếch đại ảnh hưởng đến độ tuyến tính của mạch LNA. Khi mạch không có độ tuyến tính tốt thì sẽ xuất hiện các thành phần bậc 2, bậc 3... Tớ lấy ví dụ có 2 tín hiệu f1, và f2. Thành phần bậc 3 sẽ tạo ra tín hiệu 2f1-f2, và 2f2-f1 có thể trùng với tần số tín hiệu mà ta đang cần xử lý. Cái này đặc biệt ảnh hưởng với các mạch cao tần băng thông rộng khi ta không thể lọc bỏ các thành phần bên ngoài băng. Đới với phần mạch lọc tính cực sau mixer thì độ tuyến tính đã được cải thiện đáng kể vì ở đây có sử dụng hồi tiếp. Vì vậy ta có thể nâng hệ số khuếch đại lên đến 40 dB.

Vấn đề tăng độ tuyến tính cho LNA đang là một yêu cầu rất quan trọng nhất là đối với những mạch băng thông rộng. Nó giới thiệu tớ bài báo này để tham khảo thêm "Linearization Techniques for CMOS Low Noise Amplifiers: A Tutorial"

Linearization Techniques for CMOS Low Noise Amplifiers A Tutorial_

[thuclh]

Ừm, thực chất, thí dụ về LDOs của anh không tệ tẹo nào. Nó tùy thuộc vào specs mà khách hàng yêu cầu. Với yêu cầu như hiện tại 20uV output noise thì bắt buộc anh phải cải tiến bên trong Amplifier. Với structure cũ, thậm chí khi mô phỏng (no interference) anh cũng k đạt được 20uV.

[hithere123]

Chào bạn Rommel.de,

Mình hiểu ý mọi người chứ. Đúng như bạn nói nhiễu do tự bản thân linh kiện sinh ra có mấy loại như vậy, và ví dụ LDO ở đây là không hợp lý.
Tuy nhiên ở một khía cạnh khác, nhiễu "không tránh khỏi" này trong hầu hết các ứng dụng (trừ wireless communication) là không đáng quan tâm bằng nhiễu do ảnh hưởng lẫn nhau của các mạch/các khối trên cùng một đế. Chính vì vậy mình mới đưa ví dụ về LDO để minh họa cho ý kiến này của mình mà thôi. Vì trước đây, mình nghĩ đơn giản là nếu các linh kiện mình dùng có nhiễu thấp thì kết quả PSRR có lẽ sẽ được cải thiện thêm (vì nhìn tổng thể PSRR sẽ là tổng hợp của thành phần từ nguồn trực tiếp, từ nguồn thông qua tín hiệu ref, và từ nhiễu của linh kiện/mạch khuếch đại) và quả thực mình đã "đi sai đường" trong một thời gian khá lâu, cuối cùng mình nhận ra thành phần gây bởi tự bản thân linh kiện chẳng đáng quan tâm trong bài toán của mình.

Thêm một kinh nghiệm thực tế nữa mà mình thấy quan tâm tới "system design" là cực kỳ cần thiết: một ADC SAR 8-bit thiết kế ở mức module có sai số/noise khoảng 3LSB nhưng khi dùng trong SoC/SiP, noise của chính ADC đấy đã lên tới 20LSB. Nguyên nhân chủ yếu là do trong thiết kế SoC/SiP có layout phần số dựa vào standard cell nên đã gây nhiễu cực mạnh lên tín hiệu ref của ADC thông qua đường đất. Kết quả này đã trả một giá cực đắt vì đã không thể giứ đúng lời hứa đưa IC tới tay khách hàng đúng hẹn.

Bạn noisepic đề cập tới noise trong CMOS, các nguồn nghiễu, ... có lẽ muốn nói tới công nghệ CMOS nói chung (ưu điểm lớn của CMOS là cho phép tất cả linh kiện nằm trên cùng một đế). Nếu đúng như vậy thì một vài gợi ý trao đổi của mình có thể sẽ có ích ở đây.

Thân mến,

[Rommel.de]

Tại tớ viết không rõ khiến cho các bạn hiểu nhầm. Để tớ viết lại cho rõ ràng hơn.

Trong số các loại nhiễu có thể can vào hệ thống thì bạn Noisepic nhắc đến là loại noise của CMOS tức là nhiễu do bản thân của mạch sinh ra. Nếu tớ không nhầm thì nhiễu loại này có 3 loại chính là thermal, shot , và flicker noise còn gọi là 1/f noise. Thermal và shot là loại nhiễu trắng ảnh hưởng đến tất cả các tần số nhưng nói chung mức noise floor thấp. Flicker noise rất mạnh ở tần số thấp nhưng tần số cao thì lại không đáng kể. Đối với loại nhiễu này người ta chỉ quan tâm đến ở những mạch khuếch đại tín hiệu nhỏ như LNA. Với những mạch LNA thì nhất định phải phân tích noise figure của mạch. Đối với các mạch khác thì người ta không cần để ý đến nhiễu nữa vì mức tín hiệu nói chung đã lớn mạnh hơn nhiễu rất nhiều lần nên việc phân tích noise figure là điều không cần thiết. Bạn Hithere123 dùng LDO làm ví dụ có lẽ không hợp lý vì LDO không bị ảnh hướng mấy bởi những loại nhiễu này.

Nhiễu trong LDO là loại nhiễu do điện áp nguồn không ổn định. Có nhiều lý do dẫn đến điện áp nguồn không ổn định ví dụ như việc dùng DC-DC converter cũng là một phần hay việc switching của phần digital bên trong mạch. Regulator chính là để cho nguồn trở nên ổn định nên mới dùng hệ số PSRR. Nếu tớ không nhầm thì người ta đo PSRR bằng cách đưa trực tiếp tín hiệu dao động vào nguồn đầu vào và đo công suất tín hiệu dao động ở đầu ra theo các tần số khác nhau. PSRR thường khá lớn, có lẽ từ 50 đến 60 dB nên nói chung phần nhiễu đằng trước regulator được loại bỏ khá nhiều. Tuy nhiên vẫn còn vấn đề về nhiễu đằng sau regulator, và can nhiễu từ đế. Loại nhiễu này ảnh hưởng đến tất cả các mạch analog. Cách loại trừ duy nhất có lẽ là dùng nguồn và đất riêng (mặc dù đất riêng nhưng vẫn được nối chung lại ở bên ngoài chip kết hợp với tụ lọc tại đầu ra để đất ở bên ngoài không bị nhiễu ảnh hưởng). Ngoài ra còn có một số kỹ thuật chống lại loại nhiễu này ví dụ như mạch khuếch đại vi sai có hệ số CMRR (Common Mode Rejection Ratio), cho phép khuếch đại sự sai khác tín hiệu nhưng không quan tâm đến việc tín hiệu cùng tăng hoặc giảm chính là một phần của nhiễu nguồn, hoặc dùng mạch số kiểu CML (cũng tương tự như mạch vi sai).

Về vấn đề crosstalk và interference, cái này tạo ra spur như tớ đã từng nói rồi. Ngoài ra nó còn gây ra phase noise cho các mạch dao động và đây là một vấn đề lớn. Nếu như bạn thiết kế một mạch dao động tốt ví dụ PLL, khi bạn đưa tín hiệu này vào một signal source analyzer để phần tích phase noise bạn sẽ thấy nó có một nền nhiễu rất thấp và phẳng bên dưới. Khi bạn bị crosstalk hoặc interference, bạn sẽ thấy trên nền nhiễu xuất hiện một số điểm (tần số) mà phase noise tại đó đột ngột tăng vọt. Xử lý phase noise khó hơn xử lý nhiễu thông thường khá nhiều vì ta không thể dùng tụ để lọc bỏ nhiễu cũng như không thể tăng mức tín hiệu để có SNR cao hơn. Ngoài ra phase noise trong tín hiệu dao động cũng như nhiễu trong tín hiệu nguồn sẽ ảnh hưởng đến tất cả các khối trong mạch. Cách tốt nhất để tránh crosstalk và interference là để các khối cách xa nhau.

[thuclh]

Em chưa hiểu ý bác Rommel.de. "Nhiễu" khác của bác ở đây là gì?

[Rommel.de]

Bạn Hithere123,

Bạn đưa ví dụ về LDO là không hợp lý về vấn đề nhiễu rồi. Trong LDO vấn đề là điện áp nguồn không ổn định có thể do switching của phần số hoặc một số vấn đề khác. Chính vì vậy mà người ta quan tâm đến PSRR để so sánh công suất "nhiễu" đầu ra so với đầu vào. Nhưng nhiễu này không phải là loại nhiễu mà theo kiểu mọi người đề cập. Với các loại LNA nói chung điện áp nguồn tương đối ổn định. Ngoài ra nếu LNA là loại cao tần thì thường tín hiệu cao tần luôn được lọc tốt ở tần số cao thông qua tụ. Vậy nên loại nhiễu này người ta không cần để ý lắm.

Crosstalk và interference thường gây ra spur, tạo ra nhiễu rất mạnh ở một số tần số nào đó do các harmonic của các tín hiệu ví dụ như đồng hồ can vào. Spur cũng là một vấn đề lớn nhưng nó cũng không phải là "nhiễu" theo kiểu mọi người thường nói đến và nó chỉ ảnh hưởng đến một số tần số nhất định.

[hithere123]

@thuclh: thất nghiệp rồi à? Chúc mừng nhé! vì đời còn dài còn đi còn đến đúng không em? ra ngoài sẽ thấy nhiều thứ "rộng lớn" hơn

"Làm việc ở mức system level" như bác hithere bảo theo em chỉ giúp cho việc hạn chế interference thoai, . Còn với noise nội tại trong mạch (thermal noise, filicker noise, shot noise), ví dụ ở một con LDO thì chủ yếu xuất hiện ở first stage. Khi đó bắt buộc phải sử dụng các phần tử có noise thấp. Có một vài kỹ thuật như phải tăng tích W*L để giảm flicker noise, thiết kế tỉ lệ gm của differential pair/ gm của devices khác lớn để giảm noise đầu vào (tương đối).

Đúng là như vậy nhưng khi so sánh nhiễu nền (thermal noise, 1/f, ...) so với nhiễu từ nguồn, đất, coupling gây bởi các khối mạch khác nhau trên cùng một chip thì em sẽ thấy vấn đề cần quan tâm là gì

Thân mến,

[thuclh]

À với thermal noise thì muốn tăng SNR chỉ có một cách là tăng dòng supply chả còn cách nào khác, hì, .

[thuclh]

Hì, đang thất nghiệp nên em spam tẹo.
"Làm việc ở mức system level" như bác hithere bảo theo em chỉ giúp cho việc hạn chế interference thoai, . Còn với noise nội tại trong mạch (thermal noise, filicker noise, shot noise), ví dụ ở một con LDO thì chủ yếu xuất hiện ở first stage. Khi đó bắt buộc phải sử dụng các phần tử có noise thấp. Có một vài kỹ thuật như phải tăng tích W*L để giảm flicker noise, thiết kế tỉ lệ gm của differential pair/ gm của devices khác lớn để giảm noise đầu vào (tương đối), .
Hì, đại khái em biết có vậy.

[hithere123]

Chào bạn noisepic,

Đúng như bạn Rommel.de đã nói, nghiên cứu noise ở mức MOSFET được nói tới trong rất nhiều tài liệu. Mình thấy trong quyển "design of analog cmos integrated circuits" của Razavi có hẳn một chương để cập tới phần này (chương 7), bạn có thể tìm đọc tham khảo.
Về nguồn gốc của noise đối với MOS thì bạn có thể tạm hiểu thế này: nếu bạn để cho điện tử "chạy" một quãng đường càng dài thì nguy cơ nó "ham chơi" không chịu nghe lời bạn là càng lớn. Do đó muốn ít noise là tốt nhất cho nó chạy ngắn thôi hoặc tốt nhất là không chạy

Tuy nhiên, theo kinh nghiệm của mình thì làm việc với noise ở mức thiết kế PCB (board level) là đủ rồi, hoặc tới mức IC package level, và IC chip level là đã quá chi tiết. Trước đây mình phải làm mạch LDO có PSRR cao, mình tìm đọc nhiều tài liệu về anh này, thử thay đổi kích thước MOSFET nhưng không hiệu quả bằng thử thay đổi một chút về việc kết nối nhánh feedback (làm việc ở mức system level).

Do vậy, ở mức IC chip level trở lên, mình thử đề nghị một vài khía cạnh để chúng ta có thể cùng nhau trao đổi, đó là:

[1] Kỹ thuật thiết kế mạch nâng cao PSRR (trong đó có sự góp phần của việc sử dụng các phần tử có noise thấp)
[2] Crosstalk hay coupling paths với các đường tín hiệu nhạy cảm
[3] Kỹ thuật cách ly đế
[4] Layout đường nguồn/đất
[5] Thiết kế PIN trên package

Mọi người cho ý kiến nhé!

Thân mến