Analog IC design

[ngoclinh_xl]

Chào bác Rommel.de.
"Du" thì bỏ giữa chừng rồi đi hay em phải học xong DH rồi đi hả bác? Qua bên đó lại học lại chương trình ĐH của nước đó hả bác? Bác có thể định hình 1 số trường uy tín(Bên châu âu i hì hì) mà học phí hợp í dc ko?
Tự nhiên đang ngủ trưa thì ý thức có bước ngoặt bác. Mong bác cố vấn ạ.

[ngoclinh_xl]

Bác Rommel.de để lại mail của bác dc ko ạ?

[Rommel.de]

Chào bạn Đức,

Hihi vậy là tớ đã dụ được một bạn rồi. Thật đáng tiếc là tớ chẳng có kinh nghiệm gì về việc đi Hàn Quốc cả. Nhưng đứng trên phương diện thiết kế ASIC thì Hàn Quốc đúng là cũng rất mạch và có một số tập đoàn lớn. Nói chung về vấn đề chi tiết thì bạn nên tự tìm hiểu kỹ hơn. Còn về mặt tổng quát tớ có một số lời khuyên cho bạn:

1. Thứ nhất bạn nên nghĩ xa hơn một chút, ngoài học ra bạn còn cần phải hành nữa. Tức là ngoài việc học ra bạn cũng cần có cơ hội vào làm việc trong các hãng thiết kế ASIC để tích lũy kinh nghiệm. Hai cái này phải song song với nhau. Khi bạn được trang bị kiến thức tốt rồi bạn sẽ rất dễ dàng khi vào làm việc vì tất cả các mạch trên thực tế đều dựa trên những nguyên lý cớ bản mà bạn đã được học, áp dụng thêm một số điểm cải tiến kỹ thuật. Bạn hãy cố gắng học hết những cái đó. Chính vì thế tớ nghĩ rằng môi trường tốt nhất để bạn học và sau này đi làm trong ngành vi điện tử thứ nhất là Mẽo, thứ hai là liên minh châu Âu, và sau đó mới là Nhật, Hàn Quốc, Đài Loan... Thật ra thì một mình nước Mỹ và liên minh châu Âu cũng to gấp chục lần mấy nước kia nên cơ hội ở Mỹ và châu Âu cao cũng không có gì lạ.

2. Đối với việc học Master thì mức nghiên cứu chưa sâu chủ yếu là tiếp thu kiến thức đã có sẵn, và như vậy thì không có quá nhiều sự khác biệt về việc giảng dạy ở các trường (chỉ là dạy lại kiến thức đã có sẵn). Còn việc làm PhD thì nó phụ thuộc rất nhiều và trường và giáo viên hướng dẫn. Ở rất nhiều trường, việc nghiên cứu PhD là lý thuyết, viết bài báo, nhưng cũng có một số trường (ví dụ như tớ biết là University of California Los Angeles) sinh viên phải thiết kế hoàn toàn chip, tapeout, và test.

3. Học ở Mỹ rất tốn kém nếu bạn không được hỗ trợ về tài chính còn theo như tớ biết thì bên châu Âu rất nhiều nước thu học phí rất rẻ. Vì vậy theo tớ bạn nên lựa chọn đi Mỹ nếu như bạn được hỗ trợ tài chính và đi châu Âu nếu như không. Dù sao thì việc bạn bỏ ra một số tiền khi đi học ở châu Âu có thể được thu lại rất nhanh sau khi bạn đi làm ở bên đó. Nhật Bản, Hàn Quốc có lẽ nên là lựa chọn thứ 3.

[DươngViệtĐức]

Bạn Ngọc Linh:
Lần trước tớ có kiểm tra thư viện, transistor 3 terminal là fet mà.
Tớ cũng năm 3 thôi, à "hùng hậu" là do có 2 đội, khổ nỗi cuộc thi diễn ra song song với thi giữa kỳ rồi cuối kỳ...nên....cũng hơi bị căng.

Bác Rommel.de: Em muốn tham khảo ý kiến bác: Em theo ngành Analog IC thì "du" bên Hàn thì thế nào ạ, bên tây thì chắc em không đủ sức.

[ngoclinh_xl]

Chào bạn Ngoclinh_xl,

Thật sự thì chính tớ mới phải ngưỡng mộ các bạn thì đúng hơn. Lúc tớ học năm thứ 3 thì đến mấy công cụ của cadence, synopsys tớ còn chưa được nghe nói đến chứ nói gì đến việc thiết kế. Thật sự là bây giờ các bạn đã có điều kiện tiếp xúc với những công nghệ hiện đại hơn tớ ngày xưa rất nhiều. Nếu có điều kiện các bạn cố gắng đi "tây du" để phát triển thêm (tớ bắt chước cụ Phan kêu gọi thanh niên )
Tớ được may mắn học dưới mái trường xã hội chủ nghĩa và cũng không may mắn ăn phải bả tư bản nên tớ biết so sánh và thấy ăn phải bả tư bản thì sướng hơn . Các bạn cứ từ từ rồi kiểm chứng.

Vãi bác! bác thật biết so sánh.hehe. Em cũng muốn "Du" lắm bác nhưng học lực em yếu lắm, kinh tế nhà ko có điều kiện. Em vẫn mong có cơ hội làm ở ICDREC sau khi ra trường là tốt lắm rồi bác ạ.

[Rommel.de]

Chào bạn Ngoclinh_xl,

Thật sự thì chính tớ mới phải ngưỡng mộ các bạn thì đúng hơn. Lúc tớ học năm thứ 3 thì đến mấy công cụ của cadence, synopsys tớ còn chưa được nghe nói đến chứ nói gì đến việc thiết kế. Thật sự là bây giờ các bạn đã có điều kiện tiếp xúc với những công nghệ hiện đại hơn tớ ngày xưa rất nhiều. Nếu có điều kiện các bạn cố gắng đi "tây du" để phát triển thêm (tớ bắt chước cụ Phan kêu gọi thanh niên )
Tớ được may mắn học dưới mái trường xã hội chủ nghĩa và cũng không may mắn ăn phải bả tư bản nên tớ biết so sánh và thấy ăn phải bả tư bản thì sướng hơn . Các bạn cứ từ từ rồi kiểm chứng.

[ngoclinh_xl]

Bạn DuongVietDuc:
1 thành viên đội to bỏ cuộc thành ra 1 mình tớ loay hoay mãi mới có bài nộp cho có phong trào thôi chớ ko hi vọng gì rồi. Bọn tớ năm 3 cả. Các cậu năm mấy rồi? mà BKHN vừa roi ra quân hùng hậu thật.

[ngoclinh_xl]

Bạn DuongVietDuc:
Chào bạn! mình đội BKDN bạn ạ.
Tớ nghĩ, người ta dùng tran 4 ter vì bulk của 1 số tran trong schematic ko nối tới source của tran đó mà nối tới điểm khác. còn tran mình dùng 3 ter, tớ nghĩ khi layout thi thư viên layout của nó bulk dc nối với source(Để tiện đi dây trong schematic chẳng hạn) rồi chứ. Schematic của mình, các tran đều có source nối với bulk hết nên mình dùng tran 3 ter. Mà mình check LVS cho 1 mạch trước dùng tran 3 ter cũng ok đấy. thật lạ qúa. Vả lại nếu mạch nào cũng dùng tran 4 ter hết thì thư viện có tran 3 ter để làm gì?

[ngoclinh_xl]

Bác Hithere123 và bác Rommel.de:
Em thật ngưỡng mộ các bác qúa...

[DươngViệtĐức]

Chào bạn Ngọc Linh!
Tớ là thành viên của đội BKHN.
Trong mạch schematic tớ nghĩ cậu nên dùng tranistor 4 terminal, và khi layout thì bulk cậu vẫn phải layout chứ nó không tự nối với source < trong library của ban tổ chức bulk được nối trực tiếp với nguồn hoặc đất>. ps: Mạch tớ layout kích thước to khiếp tại đặt các linh kiện cưa hợp lý lắm. Mà hình như đội cậu và đội mình là trẻ nhất.. ít ra vẫn còn cuộc thi năm sau nữa. Cố gắng! Cố gắng!
@ anh Hithere: "Mình không biết nếu chỉ dùng VDD! thì layout có phân biệt được đó là nguồn không hay chỉ là net có tên "VDD!" Layout sẽ nhận ra đó là net anh ạ. Và khi layout mình sẽ connect đường metal 2 ấy lên VDD chung cho cả mạch.
Thân mến!

[Rommel.de]

Chào bạn Ngoclinh_xl,

Mặc dù có thể lần thiết kế này bạn làm chưa tốt nhưng tớ nghĩ bạn nên vui mừng vì đã học được nhiều thứ từ những sai lầm của mình. Điều quan trọng hơn vẫn là bạn sẽ không mắc phải những sai lầm này vì bạn sẽ nhớ nó mãi. Hơn nữa nếu thành công đến quá dễ dàng thì bạn đâu cảm nhận được ý nghĩa của nó. Bên cạnh đó có một số điểm tớ muốn trao đổi thêm với bạn.

Mạch nguồn dòng không phải đơn giản như bạn nghĩ đâu. Mạch này nếu bạn muốn làm đơn giản thì chỉ cần một điện trở nối với một transistor dạng diode rồi nối lên nguồn là có một dòng chuẩn; dùng thêm một transistor tạo current mirror đưa dòng này ra là xong. Nhưng mấy mạch kiểu này chỗ bọn tớ chẳng bao giờ dùng. Mạch của bạn tạo nguồn dòng thì dòng điện này phải ổn định không phụ thuộc vào nhiệt độ, và điện áp bên ngoài. Trên thực tế nhiệt độ làm việc của chip có thể thay đổi rất nhiều, điện áp nguồn về mặt lý thuyết có thể là 1.8V nhưng trên thực tế nó bị can nhiễu rất mạnh và nó sự thật là dao động ở mức 1.8V. Tất cả linh kiện của bạn đều có sai số và nếu như bạn chạy mô phỏng dòng điện là 10uA thì nó có thể là 12uA trên thực tế. Vậy là bạn cần có mạch calibration. Chỗ bọn tớ người ta làm mạch autocalibration, kết hợp bộ đếm và FSM để chỉnh dòng lại theo một dòng chuẩn.

Tớ không rõ vì sao mà mạch bạn thiết kế lại chạy đúng được DRC vì khi transistor thiếu bulk như vậy DRC phải báo bị latch-up. Trong thiết kế ASIC bạn lấy transistor ra có thể không có bulk ngay vì nhiều transistor có thể dùng chung bulk nếu chúng cùng nằm trên một n-well hay trực tiếp lên đế. Khi bạn lấy transistor ra, một số thư viện cho phép bạn xác định transistor đó có bulk hay không, bulk ở trên ở dưới bên trái hay bên phải (pcell). Trong thiết kế ASIC người ta thường dùng transistor 4 terminal (thay vì 3 như bạn vẽ trên schematic) và nối một cách rõ ràng (explicitly) bulk với đất hoặc nguồn (ít khi nối bulk với source) mặc dù làm vậy ta bị body effect. Đối với các mạch analog, người ta thường gộp chung các PMOS lại một nhóm dùng chung n-well, các NMOS lại một nhóm. Bulk được tạo ra dưới dạng một vòng (hình vuông) bao xung quanh nhưng transistor này. Đây có thể coi là một dạng guard ring để lọc bỏ các nhiễu từ các phần khác (ví dụ digital) chạy qua đế truyền đến.

Còn một điểm nữa là layout như của bạn matching không được tốt. Nói chung mạch current mirror dù matching không tốt nhưng nói chung vẫn có thể hoạt động được nhưng bạn nên cải tiến. Một số vị trí cần matching tốt như diff pair trong mạch khuếch đại vi sai thì cần làm tốt hơn.

[ngoclinh_xl]

Hừ! thế này thì rớt rồi các bác. mạch trên là mạch nguồn dòng các bác ạ. em thật ngu qúa đi các bác ạ. nguồn dòng thì chỉ can 1 transistor rồi nôi gate với source với nhau va chỉnh W, L lại là dc rồi. thế mà em vẽ nhăng nhít như trên cho mệt ra. Nhìn lại bài thi em chả mong chờ gì các bác. chỉ thấy dc mỗi cái ý tưởng . thật vãi qúa

[ngoclinh_xl]

Tớ nhìn liếc qua mạch của bạn là đã thấy bạn vẽ transistor chẳng có bulk gì hết rồi. Trong schematic bạn vẽ transistor có 3 terminal tức là bulk và bulk và source phải nối chung vào nhau.

Chết! bác nói em mới nhớ. nhưng khi các transistor dc chọn trong schematic ko có bulk thì khi layout các transistor này trong thư viện layout nó đã tự nối source với bulk rồi chứ ?.Em nghĩ là ko cần nối nữa. Vả lại Schematic em post ở trên là improve của mạch trước(có W,L lớn hơn).Mà mạch trước em check LVS lại ok, thế mới lạ chứ.

[Rommel.de]

Tớ nhìn liếc qua mạch của bạn là đã thấy bạn vẽ transistor chẳng có bulk gì hết rồi. Trong schematic bạn vẽ transistor có 3 terminal tức là bulk và bulk và source phải nối chung vào nhau.

[hithere123]

Chào bạn ngoclinh_xl,
Hình chup của bạn khá mờ, mình không đọc được tên linh kiện trong mạch điện như vậy rất khó đoán, tuy nhiên mình có một số gợi ý thế này:
- Tổng số net của bạn chỉ là 7 không nhiều lắm, vì vậy bạn nên kiểm tra lại tên các net bạn đặt trong bản layout một lần nữa xem có bị trùng tên ở đâu không? Nếu trong bản vẽ bạn khai bảo Vdd là thuộc tính nguồn thì trong layout bạn cũng phải khai báo tương đương. Mình không biết nếu chỉ dùng VDD! thì layout có phân biệt được đó là nguồn không hay chỉ là net có tên "VDD!"
- Hình như bạn có dùng linh kiện có nf # 1, nếu vậy thì bạn cần rất cẩn thận trong việc xác định cực drain và cực source để nối dây, một trong những vũng lỗi bạn đưa lên là ở khu vực này.

Thế nhé, chúc bạn thành công!
Thân mến