Analog IC design

[robocon2011]

Hi bác Robocon2011,

Password thì bác cứ đặt ra thôi có gì khó đâu. Bác cứ đặt password có cả chữ hoa, chữ thường, số và ký tự đặc biệt là được. Nhưng loại account cho phép download thì lại khác. Bác phải có một địa chỉ email của công ty là khách hàng sử dụng cadence. Điều này có nghĩa là bác là khách hàng của cadence. Bác đưa địa chỉ email này và một số (mình không nhớ gọi là gì). Số này gắn với khách hàng sử dụng cadence. Bác mở license file của công ty ra sẽ thấy ngay. Mình làm cho Broadcom nên có account của cả Cadence, Synopsys, và Mentor graphics.

Cheers.

bác ơi em muốn download phần mềm cơ ạ! bác có thể cho em cái link phần mềm của bác dc k a?em đang là sinh viên nên k đủ điều kiện để download rồi! à nhân tiện đây bác cho em hỏi luôn là: phần mềm này có cài dc trên Win7 k ạ? hay là chỉ cài trên linux và unbuntu thôi ạ? em cài theo hướng dẫn của bác mà k hiểu vào đâu nữa! vì em k dịch hết dc tiếng anh nên bó tay! mong bác giúp em! em cảm ơn bác nhiều!

[lntran]

Hi các bác,

Mình có Design tip của Qimonda giới thiệu khá kỹ với một số kỹ thuật design và matching. Để mấy hôm nữa mình tìm thấy sẽ post lên với mọi người. Bây giờ Qimonda đóng cửa rồi nên đưa lên cũng không sao. Cho mình bổ sung một chút về matching. Nếu các bác sử dụng những advance technology như 40nm... random process variation rất lớn, đặc biệt là doping concentration fluctuation. Tất cả các mạch sử dụng những công nghệ này (kể cả số lẫn tương tự) đều phải sử dụng dummy polysilicon line. Thậm chí standard cell đặt theo chiều dọc, và theo chiều ngang cũng khác nhau (vì gate theo 2 hướng khác nhau). Hiệu ứng này đặc biệt rõ ràng với strained silicon. Electron mobility của transistor theo một chiều lớn hơn theo một chiều khác. Vì vậy với những công nghệ mới, người thiết kế thường đặt transistor theo một hướng duy nhất.

Cheers.

[hithere123]

Matching trong layout vi mạch tương tự

Một trong những yêu cầu cơ bản của các thành phần mạch điện (cả linh kiện tích cực và thụ động) là những đặc tính, phẩm chất chính càng chính xác càng tốt, đặc biệt là với mạch điện tương tự. Ví dụ, trong mạch khuếch đại vi sai, hai link kiện transistor cơ bản cần phải có đặc tính giống nhau “y hệt”, hay ta thường nói chúng phải match với nhau. Trong thực tế, các mạch điện tương tự truyền thống thiết kế trên bản mạch in PCB, rất khó để đảm bảo yêu cầu match đối với các linh kiện rời rạc, và đây cũng là một lý do tại sao chúng ta cần vi mạch. Tất nhiên là không thể đảm bảo yêu cầu match cho tất cả các linh kiện, nhưng một số mạch điện điển hình được liệt kê dưới đây, yếu tố matching là rất cần thiết:

[1] Gương dòng điện: mạch này rất hay được dùng, và gương có “tốt” hay không là được quyết định bởi sự giống nhau của các đặc tính điện của thành phần tạo gương. Tùy vào yêu cầu cần gương tốt hay gương vừa vừa mà ta sẽ có kiểu match phù hợp.

[2] Cặp vi sai: mạch này cực kỳ quan trọng với vi mạch tương tự và phẩm chất của các mạch khuếch đại phụ thuộc chủ yếu vào sự giống nhau của hai transistor tạo thành cặp vi sai. Do đó, cặp vi sai luôn luôn đòi hỏi matching tốt nhất có thể.

[3] Điện trở trong các mạch tạo điện áp tham chiếu: trong các mạch loại này, giá trị điện trở có thể thay đổi nhưng tỷ lệ giữa chúng cần phải giữ không đổi vì nó sẽ ảnh hưởng tới giá trị của điện áp tham chiếu. Do đó, điện trở cho các mạch điện loại này cũng cần được ưu tiên matching cao nhất có thể.

Các yếu tố ảnh hưởng đến matching

Trước khi đề cập tới các kỹ thuật layout dùng cho matching, chúng ta đảo qua khái niệm mismatch một tí. Giả sử có hai linh kiện transistor lưỡng cực giống hệt nhau, nhưng khi đo Vbe chúng ta thu được hai giá trị 0.7V và 0.705V, vậy mismatch sẽ là 0.005V. Người ta chia mismatch thành mismatch có tính hệ thống (systematic mismatch) và mismatch có tính ngẫu nhiên (random mismatch). Và chúng được tính dựa vào số liệu đo thực tế từ N mẫu thông qua hai công thức độ lệch trung bình (mean deviartion) cho mismatch có tính hệ thống và độ lệch tiêu chuẩn mẫu (standard deviation) cho mismatch có tính ngẫu nhiên. (Cái này gúc là ra ngay công thức). Diễn giải nôm na thì nó là thế này: độ lệch có tính hệ thống tức là độ lệch được gây ra bởi một cơ chế mà có ảnh hưởng tới tất cả các mẫu theo cùng một cách thức; còn độ lệch tiêu chuẩn mẫu là độ lệch gây bởi những tác động có tính thống kê (ngẫu nhiên) trong quá trình sản xuất hoặc phẩm chất của vật liệu. (hình như câu này vẫn khó hiểu). Trong layout thì cần phải đạt được yêu cầu về độ lệch 3-sigma (giá trị tuyệt đối trung bình + 3*độ lệch tiêu chuẩn mẫu).

Như vậy, mismatch có tính ngẫu nhiên bắt nguồn từ những sự thay đổi rất nhỏ trong kích thước, pha tạp, chiều dày oxide, … và những thông số này không thể được triệt tiêu nhưng có thể làm làm giảm ảnh hưởng của chúng bằng việc lựa chọn giá trị và kích thước của các linh kiện. Mismatch có tính hệ thống bắt nguồn từ những yếu tố như giá trị trở kháng các tiếp điểm, sự tương tác qua lại trong quá trình khuếch tán, các ảnh hưởng cơ khí, chiều hướng tỏa nhiệt, chiều dòng điện, …Và kỹ thuật matching trong layout là kỹ thuật sắp xếp các linh kiện sao cho chúng ít nhạy cảm nhất với những nguồn gây mismatch như:

+ biến đổi nồng độ pha tạp ( ví dụ ảnh hướng tới điện trở vuông, …)

+ bề mặt hình răng cưa của các lớp vật liệu

+ sai số quá trình quang khắc bao gồm sai số mask, cảm quang, … ( ví dụ ảnh hưởng tới giá trị bề rộng linh kiện, chiều dài hiệu dụng, …)

+ sai số quá trình ăn mòn
….

Một số nguyên tắc matching cơ bản trong layout

+ Khoảng cách giữa các linh kiện nhỏ (giảm ảnh hưởng gradient)

+ kích thước linh kiện lớn (giảm ảnh hưởng random)

+ sử dụng các layout đơn vị tiêu chuẩn (ví dụ layout mạch gương dòng tỷ lệ 1:2, thì thay vì layout một mosfet có W = 10um đặt cạnh một mosfet có W=5u, ta đặt hai mosfet có W=5um nối song song với nhau cạnh mosfet có W = 5um.)

+ không sử dụng những hình dạng “kỳ quái” (ví dụ một cái hình chữ I đặt cạnh một cái hinh chữ L, mặc dù đảm bảo cùng chiều dài)

+ chú ý đến chiều đặt linh kiện, tuyệt đối không xoay 90o hai linh kiện với nhau. Ví dụ cùng một dòng chảy vào hai linh kiện, thì một cái sẽ có sai khác deltaX một cái sẽ có sai khác deltaY do sai số quang khắc và ăn mòn theo chiều X và Y là khác nhau.

+ dùng các linh kiện làm “hình nộm” (dummy devices). Ví dụ một dãy gương dòng điện thì linh kiện đầu hàng và cuối hàng sẽ không giống như các linh kiện ở giữa hàng, do đó nên đặt hai linh kiện dummy ở cả hai đầu để đảm bảo tất cả các linh kiện đều là “trong hàng” cả, không phân biệt đầu hàng và cuối hàng.

Trên đây là một số kinh nghiệm cóp nhặt được liên quan tới kỹ thuật matching khi review layout, rât mong nhận được thêm các ý kiến đóng góp bổ xung từ mọi người.

Rất mong.

[hithere123]

@ bác lntran: cảm ơn bác đã nhiệt tình chia sẻ, diễn đàn cần lắm những người có lòng như bác. Mà không biết khi bác chuyển sang Broadcom bác có kéo các đồng nghiệp cũ của bác đi cùng không? Theo như em được biết khi Qimonda gặp chuyện, kỹ sư thiết kế số (DRAM) cho Qimoda bị ảnh hưởng nhiều lắm vì kỹ thuật làm cho Qimonda sang chỗ khác không dùng được.

Trong bài viết của bác, em thấy bác đề cập tới HSPICE nên cũng muốn chia sẻ một vài nhận định mang tính cá nhân về chuyện đọc netlist của thằng này.

Mình khoái dùng Hspice hơn mmsim vì có thể đọc netlist (đọc netlist cũng hơn giống như đọc assembly code nên hơn khó với các bác mới sử dụng, nhưng rất advance).

Thông thường khi thiết kế xong mạch điện, người kỹ sư sẽ phải xây dựng test bench để chạy mô phỏng. Ở đây có hai cách (hai trường phái hay làm): một là thêm các biểu tượng nguồn, dụng cụ đo, … vào ngay bản vẽ mạch điện (nói cách khác là xây dựng “cứng” các thành phần test bench) sau đó netlist và chạy mô phỏng; hai là netlist mạch điện riêng, sau đó xây dựng một file test-bench “mềm” (tức là thêm nguồn áp ,nguồn dòng, phép đo, vvv bằng các “dòng text” và include file netlist mạch điện vào trong đó rồi chạy mô phỏng). Với cách thứ hai này, test-bench được xây dựng rất linh hoạt và mạch điện sẽ đảm bảo chắc chắn là không bị “đụng chạm” vì giả sử chẳng may khi thay đổi test-bench "cứng", vô tình thay đổi một kết nối mạch điện nào đó thì sẽ rất phiền, hay mỗi lần thay đổi test-bench lại phải netlist lại. Cái này cũng có cái lợi nữa là một ông ở Mỹ nếu muốn tự mình kiểm tra cái mạch điện thằng kỹ sư Việt Nam thiết kế ra sao thì chỉ cần bảo nó gửi cho cái file netlist mạch điện, thế là đủ, vừa tiện lại vừa nhỏ gọn. Và em thì theo trường phái thứ hai này.

Mong bác tiếp tục chia sẻ những bài viết có giá trị và bổ ích để mọi người cùng học hỏi.

Thân mến.

[tinykhang]

Xin cảm ơn anh Intran,

Vì em mới là sinh viên và đang nghiên cứu nên lib mà em nhờ anh down là phiên bản sinh viên. Nó rất hạn chế về số lượng device. Em không biết phải kiểm PDK đầy đủ ở đâu cả. Nếu anh có và chia sẽ cho đàn em thì tốt quá.

Em mong là sẽ được.
Xin cảm ơn anh lần nữa.

[lntran]

Hi bác Tinykhang,

Bác vào đây mà download này:
http://www.megaupload.com/?d=J27FM97T
Cái này nhỏ xíu, có 15 MB nên mình cũng không biết nó có cái gì nữa. Thường một lib phải từ vài trăm MB đến vài GB. Nhưng bác cứ dùng thử xem.

Cheers.

[tinykhang]

Xin chào anh Intran,
Em thấy anh có account của Synopsys nên mạo muội xin anh down giúp em bộ 90nm Interoperable PDK của Synopsys được không ạ?
Link của nó đây http://www.synopsys.com/Community/Un.../90nmiPDK.aspx
Vì em không có account nên không down được. Mong anh giúp đỡ.
Email của em: tinykhang@yahoo.com nếu được anh gửi qua mail cho em luôn nhé.
Cảm ơn anh.

[lntran]

Hi bác Robocon2011,

Password thì bác cứ đặt ra thôi có gì khó đâu. Bác cứ đặt password có cả chữ hoa, chữ thường, số và ký tự đặc biệt là được. Nhưng loại account cho phép download thì lại khác. Bác phải có một địa chỉ email của công ty là khách hàng sử dụng cadence. Điều này có nghĩa là bác là khách hàng của cadence. Bác đưa địa chỉ email này và một số (mình không nhớ gọi là gì). Số này gắn với khách hàng sử dụng cadence. Bác mở license file của công ty ra sẽ thấy ngay. Mình làm cho Broadcom nên có account của cả Cadence, Synopsys, và Mentor graphics.

Cheers.

[robocon2011]

bác có thể hướng dẫn em cách đăng kí dc k ạ? em đăng kí mấy hôm này rùi mà k dc. khó ở phần dk password ấy dk mãi mà k dc??

[lntran]

Hi các bác,

Cài đặt Cadence tool thì mình quen làm lắm, để mình giới thiệu với các bác. Download cadence đơn giản nhất là từ website của cadence với điều kiện là các bác phải có account. Sau đó các bác phải kiếm license file. Cái này trên Emule nhiều lắm, lại chỉ vài chục KB nên download rất nhanh.

Bác dùng bản IC6.14 nên mình sẽ giới thiệu cách cài đặt loại này nhưng mình không recommend bác dùng version này đâu. Loại này dùng OpenAccess và có nhiều bug hơn bản cũ là 5.14, và bản mới có nhiều chức năng hơn nên chạy rất ỳ ạch. Mình bây giờ vẫn khoái dùng bản 5.14 hơn.

Các phần mềm của Cadence được chia ra làm các loại base, update, và hotfix release. Khi cài đặt các bác cài bản mới nhất (có thể là update hoặc hotfix), sau khi cài xong bản mới nhất này, cadence sẽ yêu cầu đưa bản base vào. Như vậy lúc nào cũng cần phải có base release để cài đặt.

Mấy cadence tool mới hiện nay thường cài đặt qua Installscape (mấy bản cũ không có). Thường mình vẫn dùng Installscape nhưng nếu không thích thì bác có thể không dùng.

Cadence IC bản mới không có phần mềm chạy mô phỏng nên các bác phải cài thêm MMSIM của cadence, hoặc Hspice của Synopsys. Mình khoái dùng Hspice hơn mmsim vì có thể đọc netlist (đọc netlist cũng hơn giống như đọc assembly code nên hơn khó với các bác mới sử dụng, nhưng rất advance). Nếu các bác làm layout thì cần cài thêm Assura của cadence để làm DRC, LVS, Extraction... Mình khoái dùng Calibre của Mentor graphics, kết hợp với starRCX của synopsys để làm cái này hơn.

Bác làm thử theo đây xem thế nào nhé.


Based on Ubuntu 8.04 install Cadence IC610 and MMSIM61 process:


Issues to be resolved in advance:

1, view the system free space, should be more than 6GB (own after you install the system into space by a 14.2GB 9.1GB) ~

2, C-shell installation
sudo apt-get install csh tcsh ksh
(In this update to ensure that your source did not change too - is that the initial installation of Linux, version, or you can not find csh)

3, the symbolic link netscape
$: Su
password:
#: Ln-s / usr / bin / mozilla / usr / bin / netscape
(Replacement without success, still can not open openbook ... In seeking skilled are pointing)

4, create a directory tmp
su
mkdir / usr / tmp
Give it read and write permissions
sudo chmod 755 / usr / tmp

5, 3D effects against
sudo geidt / etc/X11/xorg.conf
Add at the end:
Section "Extensions"
Option "Composite" "Disable"
EndSection

The other is to the libraries on the java installed (similar to libelf **, libso ** what).

(The above is under the users to install their own problems after installation of the preparation done before, and proved useful ~ ~)


Start the installation:

First, to have only one root partition
su
cd /
mkdir eda
cd eda
mkdir ic610
mkdir mmsim61
mkdir installscape% of this directory need to install installscape
chmod 777-R / eda% guarantee that the ordinary account can access this folder.

Second, extract the installation package, including: Base_IC610_lnx86_1of5.tar - Base_IC610_lnx86_5of5.tar five tar package; Base_MMSIM61_lnx86_1of2.tar and Base_MMSIM61_lnx86_2of2.tar two tar package, their first extract the good in XP, extract the first five hours package will be automatically placed in a folder IC610_lnx86.base, which are: CDROM1 ~ CDROM5. The latter two packages are automatically extracted to a folder. Then into linux, copy these two folders to the root directory of / tmp under.

3, ic610 installation process:
cd / tmp/IC610_lnx86.base/CDROM1% extract the directory entry
. / Setup.sh
Will appear:
Specify path of install directoty [or type [RETURE] to exit]: / eda/ic610 /
Do you have Installscape for lnx86 platform installed somewhere [y / n]: n
Do you want to install Installscape for lnx86 [y / n]: y
.
.
.
.
These installation steps of the original post has said very clearly, and also have the right, I will not elaborate, according to the original meaning of words copied:
1. Asked if installed installscape, answer No (n)
2. Asked if I need to install installscape, the answer is (y)
3. And then enter the directory to which you want to installscape installation: / eda/ic610, installscape installation is complete, pops up a graphical installation wizard, if the system does not lack any library (java libraries), then installation will be relatively smooth.
4. First, choose your source directory location, ie / tmp/IC610_lnx86.base/CDROM1
5. Manually install.
6. Then you will be asked which directory to install ic610, select: / eda/ic610
7. Then make sure to install the package, the whole election.
8. The next step is to wait a long installation process, as long as your CDROM1 ~ CDROM5 all in the same folder, it will automatically install the go, no need to enter CDROM2 ~ CDROM5 position. This step installs itself took about 1 hour.
9. After installation, the installation directory / eda/ic610 OA under the new directory called, for the next configuration. As follows:
cd / eda/ic610
mkdir OA
10. Enter / eda / installscape / iscape / bin directory, as follows:
cd / eda / installscape / iscape / bin
. / Iscape% run installscape
In the pop-up graphics interface (installation mmsim61 also needed to use installscape), click on config, still check all the installed components, in the event of OpenAccess to configure before you, all of the default or select (n), until the configuration OpenAccess, According to what prompted OpenAccess installation directory: / eda/ic610/OA

4, installation mmsim61
First, the method is run in accordance with the above installscape:
cd / eda / installscape / iscape / bin
. / Iscape.sh
Then click install from archive.
As installation and ic610.
Easy to write about here:
Installation source directory (start): / tmp / ~ / CDROM1% mmsim61 you unzip the original directory is still manual installation, install to the directory: / eda/mmsim61
After installation, enter mmsim61 installation directory, create a link, as follows:
$: Cd / eda/mmsim61
$: Ln-s tools.lnx86 tools

5, start configuration ic610:
1. Modification license
With gedit open license, in the first two lines by adding the following two sentences:
SERVER localhost ANY 5280
DAEMON cdslmd $ CDS_ROOT / tools / bin / cdslmd
Note: localhost is your machine name, such as the uncertainty in the terminal enter uname-a to see.
Save license to dat format (license.dat), and the license copy to / eda/ic610/share/license directory:
cp license.dat / eda/ic610/share/license /
2, configure the shortcut keys will / eda/ic610/tools/dfII/samples directory folder under the local copy to / eda/ic610/tools/dfII directory and the local directory of the file name cdsinit revised. Cdsinit.
cp / eda/ic610/tools/dfII/samples/local / ** / eda/ic610/tools/dfII /
mv / eda/ic610/tools/dfII/samples/local/cdsinit / eda/ic610/tools/dfII/samples/local/.cdsinit
3, configure the environment variables
. Bashrc in the user home directory, / home / usrname, as long as the show hidden files you can see, you can use the gedit editor
cd ~
gedit. bashrc
At. Bashrc add the following statement:
################################################## ##############################
export OA_HOME = / eda/ic610/OA
export CDS_ROOT = / eda/ic610
export MMSIM_ROOT = / eda/mmsim61
export CDS_LIC_FILE = 5280 @ localhost
export LM_LICENSE_FILE = $ CDS_ROOT / share / license / license.dat
export CDS_Netlisting_Mode = Analog
export PATH = $ CDS_ROOT / tools / bin: $ CDS_ROOT / tools / dfII / bin: $ MMSIM_ROOT / tools / bin: $ PATH
export MOZILLA_HOME = / usr / bin / netscape
alias lmli = '/ eda/ic610/tools/bin/lmgrd-c / eda/ic610/share/license/license.dat'
################################################## ##############################
export CDS_LIC_FILE = 5280 @ localhost, localhost is the host name, according to their own situation changes.
In the PATH variable to add $ MMSIM_ROOT / tools / bin this value. (This is different from the original paste, did not increase the original quote)
Save and exit the terminal enter: source. Bashrc
4, run in a terminal
$: Lmli
See what Bug, then you are prompted to solve.


Installation is complete, icfb & enter Cadence

Note: icfb & best run in tcsh or csh, otherwise, when you do not accidentally turn off your Bash terminal, you will quit the cadecce it is best to:
tcsh
icfb &
Then see what problems will arise, and then one by one solution ~

This is my own installation process, after the completion of two issues, one issue of Java libraries, the problem description you forgot, the following reference on-line solution
su
cd / root
vi 11% random a name, and then copy the contents into the following

#! / Bin / sh
# S. Correia
# 20071121
# A simple script to patch the java library in order
# To solve the problem with "Assertion 'c-> xlib.lock' failed."
# See bug http://bugs.sun.com/bugdatabase/view_bu ... id = 6532373
LIB_TO_PATCH = libmawt.so
for f in `find $ JAVA_HOME-name" $ LIB_TO_PATCH "`
do
echo "Patching library $ f"
# Sudo sed-i 's / XINERAMA / FAKEEXTN / g' "$ f"
sed-i 's / XINERAMA / FAKEEXTN / g' "$ f"
done

: Wq
Then run
./11


The second question: Locking assertion failure. Backtrace:
................ Has not been a perfect solution, a lot of information in online search, it was said that the library issue, it was also said to be a java bug, individuals tend to be java a bug, many foreign programs in linux with graphical user interface have also encountered such problems, given the many solutions, but nothing that is similar to the above, the first solution to the problem, for me, regardless of use, receive adequate guidance in this request. But this do not affect the use of Cadence (at least not found in their present). Finally, before each into cadece best first lmli about, or after the operation may be prompted to enter license faile error.

Cheers.

[hithere123]

Chào bạn robocon2011,

Mình chưa dùng thử phần mềm trên diễn đàn, nên cũng không biết phải giúp bạn thế nào. Theo kinh nghiệm của mình thì chỉ có việc thiết lập liên quan các file công nghệ lúc ban đầu hơi mất thời gian chút nhưng sau này lại rất tiện. Bạn thử liên hệ trực tiếp với tác giả nhờ giúp đỡ xem thế nào. Hoặc nếu có bạn nào làm DAE vô tình dạo qua diễn đàn thì rất mong sẽ dừng lại góp một vài ý về vấn đề này.

Rất mong.
P/S: Bạn thử trang diễn đàn này nhé: http://www.edaboard.com/forum88.html có thể có nhiều thông tin thú vị cho bạn.

[robocon2011]

gửi anh hithere123! anh có thể viết một bài hoặc gủi cho em cách cài đặt phần mềm Virtuoso dc k ạ! em down dc bộ cài Virtuoso 6.13 ở trên diễn đàn này nhưng em tìmk thấy file setup đâu cả em k hiểu??anh có thể giúp em dc k ạ! nếu anh cảm thấy cái này làm dán đoạn bài viết thì anh có thể gửi mail cho em dc k ạ?cả hình ảnh và tiếng việt thì càng tốt ạ! em cảm ơn anh!

[hithere123]

Các bước tiến hành thiết kế layout vi mạch tương tự

Thiết kế layout là thể hiện hình vẽ các biểu tượng linh kiện tích cực và thu động trong mạch điện dưới dạng những khối đa giác hình học hay nói cách khác là việc chuyển hình vẽ các biểu tượng sang một dạng có thể sản xuất được. Dó đó, thông thường sẽ trải qua các bước sau (ví dụ cụ thể với Cadence):

[1] Làm việc ở cửa sổ Virtuoso Layout Window (Tools > Design Synthesis > …)

Ở bước này, công việc chính là “đọc” hình vẽ mạch điện, đặt tất cả các linh kiện lên “mặt bàn” sau đó sắp đặt các linh kiện theo đúng hướng dẫn trong mạch điện (linh kiện nào cần match, lưu ý các linh kiện nối trực tiếp tới pad, có yêu cầu đặc biệt về nhiệt hay không, …). Lưu ý việc đọc các linh kiện nên đọc ở chế độ “read only” cho “an toàn”.
Việc đặt các linh kiện và nối các đường dây phải tuân thủ theo một bộ tiêu chuẩn được cung cấp từ nhà sản xuất gọi là (Design Rule). Nếu vi phạm các tiêu chuẩn này thì có thể nói là chip sẽ không có khả năng sản xuất được. Kiểm tra các tiêu chuẩn này gọi là chạy DRC (design rule check)

[2] Chạy DRC (Virtuoso > Verify > DRC)

Để chạy DRC thì cần tối thiểu một bản layout và một file quy định các tiêu chuẩn .rul (file này rất quan trọng, do đó thường khai báo đường dẫn đến file này ở lựa chọn “Rules File”, hoặc file này sẽ được cài đặt sẵn). Sau khi chạy xong, chúng ta có thể nhìn thấy file kết quả và các thông báo lỗi. Thông thường trong lần chạy đầu tiên sẽ có khá nhiều lỗi (>>1000) nên để debug từng lỗi một chúng ta có thể vào Verify > Markers > Explain. Quá trình này chỉ kết thúc khi chúng ta có một bản báo cáo DRC “error free”. Đôi khi vẫn còn error nhưng nếu người kỹ sư biết chắc chắn có thể bỏ qua được thì tất cả error này cần được ghi lại cùng với lời giải thích để tiện truy cứu sau này.

[3] Chạy LVS

Ở bước này thông thường gồm hai bước, đầu tiên là linh kiện và các đường nối sẽ được đọc gược lại từ bản layout (extraction) sau đó là so sánh các đường nối (checking connectivity.) Nếu có bất kỳ sự khác biệt nào về số lượng linh kiện và đường nối thì cần phải tìm và sửa lại cho đến khi nhận được thông báo “LVS clean”. Nếu trong mạch điện có một linh kiện được nối tắt, thì LVS sẽ bỏ qua, do đó người thiết kế cần phải cẩn thận trong việc quyết định nối những linh kiện đó vào đường nguồn hoặc đất để đảm bảo không có lỗi về các linh kiện ký sinh.
Lưu ý: người kỹ sư thường phải làm thêm một bước “đóng gói mạch điện nguyên lý” thành một block với khai báo các pin vào/ra đầy đủ như một mạch IC hoàn chỉnh trước khi chạy LVS. Và khi chạy LVS cũng cần khai báo đường dẫn tới file VLSrul.

Sau khi hoàn thành layout tất cả các mạch ở mức block như vậy thì có thể tiến hành ghép “top”, nối đường nguồn, ESD, … Và cũng cần DRC và LVS clean trước khi xuất ra .gds file (File > Export > Streamout)

Đối với mỗi công ty thì quy trình có thể khác nhau nhưng chung quy lại thì những bước kể trên là trình tự công việc rất cơ bản mà một người kỹ sư layout vi mạch tương tự sẽ được đảm nhận.

Thân mến.

[hithere123]

Chào bác Paddy,
Cảm ơn bác đã dành thời gian dong chơi trên dientuvietnam để đóng góp những ý kiến bổ xung rất có ý nghĩa. Mong các bài viết tiếp theo của bác.

Chào bạn tarzanaly,
Người yêu bạn nói đúng đấy, làm kỹ sư không giàu được đâu, nhưng chắc là đủ tiền uống bia. Bạn có cơ hội tốt hơn thì theo mình bạn nên chuyển vì quan điểm của mình : gia đình luôn luôn là số một. Bạn làm việc ở Singapore thì hình như cách đây 7,8 năm làm engineer là oai lắm đấy (top-3) nhưng bây giờ xem ra đã "đuối" đi nhiều. Không biết có phải thế không?
Còn tin vui mình nói tới cũng chỉ là mình đang có một số tín hiệu vui để hy vọng thôi, chưa có gì cụ thể nên mình chưa nói được. Khi nào chắc chắn mình sẽ chia sẻ cùng mọi người.

Thân mến.

[tarzanaly]

các bác có nói gì về em thì cứ xưng anh gọi chú cho thoải mái em mới đi làm có 2 năm thôi. Mà em rất khâm phục các bác, kiến thức uyên bác và ham mê với nghề thế. Nhìn sếp em mà em chẳng muốn làm. Lương sếp chẳng biết được bao mà cặm cụi làm mấy chục năm rồi; có khi còn chẳng bằng đứa bạn em mới tốt nghiệp làm bên IB; đi làm vẫn đi xe buýt , nhà vẫn ở thuê thế có chán không cơ chứ. Người yêu em nó thấy em kêu anh làm tiếp thế này thì kiểu gì cũng không giàu được là đã thấy buồn rồi. Em đã định chuyển, mà bác hithere lập lờ tin vui làm em khó nghĩ quá.