Analog IC design

[thuclh]

LDO của bạn đơn giản quá. Không mạch bù pha, không mạch hạn dòng.
Bạn có thể đọc tài lieu anh Hithere đưa ra cho ngắn gọn, súc tích. Hoặc nếu bạn có thời gian, muốn tìm hiểu nghiêm túc thì nên đọc quyển "Analog IC Design with Low Dropout Regulators LDOs Electronic Engineering" của Gabriel Alfonso Rincon Mora.
Link: Analog IC Design with Low Dropout Regulators LDOs Electronic Engineering - Free Download from uploading - FilesTube.com

[Rommel.de]

Chào bạn HT_HT,

Nếu như Pass transistor của bạn không làm việc ở vùng bão hòa đó là khi dòng tải của bạn nhỏ. Nếu muốn pass transistor làm việc ở vùng bão hòa thì chỉ cần giảm L của pass transistor xuống là được. Tuy nhiên khi đó pass transistor lại không làm việc được khi dòng tải lớn. Vì thể cách mà người thiết kế thường làm là sử dụng nhiều LDO ví dụ như 1 LDO dùng cho standby mode, 1 LDO dùng cho active mode. Khi dòng tải thấp ta có thể tắt active LDO. Thường xác định dòng tải trong các mode của thiết kế thường không khó và trong mỗi mode dòng tải tương đối không thay đổi. Vì vậy không cần thiết thiết kế LDO với yêu cầu dòng tải thay đổi quá lớn. Ngoài ra việc thiết kế nhiều LDO và đặt phân tán còn làm giảm IR drop.

[ATTACH=CONFIG]51885[/ATTACH]Cảm ơn câu trả lời của anh. Em còn 1 thắc mắc khác nữa mong anh dành tí thời gian gợi ý cho em. Em đang tập làm LDO (linear) và đang có vấn đề với con PASS device dùng để kéo dòng cho tải. Em chọn PASS device là PMOS vì điện áp ngõ vào Vin là nhỏ (min = 2.5V) và điện áp ngõ ra là 2V. Mạch khuếch đại nối với PASS device là error amp. Em có đính kèm schematic trong bài viết. Khi thiết kế PASS device thì em mong muốn nó hoạt động trong vùng saturation nhưng vẫn có trường hợp khi VDS của J9 quá thấp, nó sẽ chuyển sang vùng linear. ( VDS < VGS - Vth ). Theo em ở đây có sự trade-off giữa output swing và vùng hoạt động của con PASS device. Vì nếu em muốn PASS device hoạt động trong vùng bão hòa thì em phải tăng delta oV của J9 nhưng làm như vậy output swing sẽ giảm. Anh có thể giải thích giúp em ưu điểm và nhược điểm của mạch và sự ảnh hưởng đến các thông số khác của LDO khi mục tiêu của em là output swing và khi mục tiêu của em là PASS device hoạt động trong vùng bão hòa được không ?
Cảm ơn anh rất nhiều.

[HT_HT]

Dạ vâng, đúng như anh nói là mạch em không ổn định vì phase margin (PM) của mạch em thiết kế ra chỉ khoảng 10 độ.
Em có dùng thêm frequency compensation Rc và Cc như trong shecmatic em đính kèm. Nhưng nó lại xuất hiện vấn đề mới. Vì em phải chọn giá trị tụ Cc lớn khoảng vài chục pF để tăng PM, nhưng giá trị tụ Cc lớn lại ảnh hưởng đến đáp ứng của mạch, cụ thể là load transient và line transient. Đặc biệt là line transient vì giá trị yêu cầu chỉ khoảng 10mV trong điều kiện typical.
Nếu muốn giảm line transient thì em phải giảm Cc và tăng gm của error amplifier (Gain sẽ tăng theo). Nhưng như vậy PM của em lại xuống rất thấp, cũng khoảng 15 độ thôi. Và đó là 1 vòng luẩn quẩn mà em không tìm được lối ra. hixhix.
Anh có gợi ý nào về trường hợp của em không ạ ? Ah mà em bắt buộc phải dùng PASS device là PMOS ( Em đã từng dùng NMOS thì kết quả line transient không tệ như vậy và PM khoảng 22 đô).

Còn 1 điều em thắc mắc nữa là theo tài liệu em đọc thì PASS device là PMOS thì sẽ có nhiều ưu điểm hơn NMOS cụ thể là drop out voltage sẽ nhỏ hơn. Nhưng sao em mô phỏng ở cùng điệu kiện typical thì em lại thấy drop out của NMOS nhỏ hơn (1 chút thôi). Mong anh giải đáp giúp em.

[dvietd207]

Chào các bác,

Em cám ơn anh hithere đã góp ý.

Về tín hiệu ref, em chọn Vref và đưa ra một mức voltage là Vref/16 nên mạch logic của em có thể điều khiển việc switching tới tín hiệu Ref hiệu quả và ngay lập tức.

Về số lượng switches: do em proposed thêm một mức offset trong tín hiệu ref do đó ở mỗi lần fail thì điện áp offet này sẽ đảm bảo tụ được bật lại đúng theo nguyên tắc của SAR ADC thông qua một mức ref mới, tụ được sử dụng theo nguyên tắc reusable như em đã thảo luận với anh hôm off ạ, tuy nhiên với cấu trúc này số lượng pin tín hiệu đầu vào, cũng như số lần switches sẽ tăng lên đúng như anh nói do fully differential ạ.

Số lượng tụ em dùng ít cộng thêm với nguyên tắc có thể reusable nên mismatch sẽ không nhiều ạ. Em có thể điều chỉnh chúng thông qua feedback.

Hôm trước nhân dịp bác giáo sư sang Việt Nam công tác, em có thảo luận với bác ấy về cấu trúc này, bác ấy proposed 2 hướng: do power consumption được đề cập trong báo sẽ tính thêm cả mạch bandgap (điều này em không biết, em cứ ngỡ là power consumption mà báo nêu chỉ tính với core của ADC) nên với cách làm của em sẽ phải care thêm công suất tiêu thụ này. Từ đây sẽ có 2 hướng:
1. Vef dùng dãy trở có giá trị lớn, nó sẽ tiêu thụ dòng bé, nhưng nó sẽ làm cho time const lớn => báo theo hướng: low speed, super low power consumption for bio-medical applications.
2. Vref dùng dãy trở bé => large power consumption, time const nhỏ, cộng với ưu điểm của cấu trúc của em là dùng rất ít tụ, nên bài báo theo hướng high speed SAR ADC.

Mong nhận thêm được những góp ý của các bác

[hithere123]

em có thể tham khảo bài viết số 32 (#32) trang 4 cùng topic này về thiết kế LDO nhé:
http://www.dientuvietnam.net/forums/...79/index4.html

PASS transistor không nhất thiết lúc nào cũng phải hoạt động ở vùng bão hòa. Khi đầu ra là không tải, chỉ cần một lượng dòng rất nhỏ qua dãy trở feedback là đủ nên mạch error-amp sẽ điều khiển điện áp ở cực gate của PASS transistor làm cho PASS transistor gần như tắt.

Trong bài viết của em, nếu Vds của J9 quá thấp tức là gate của PASS trasistor bị kéo gần đất (gnd) hơn, nghĩa là dòng qua PASS transistor phải rất lớn. Nếu tải của em cao quá mức PASS transistor có thể chịu đáp ứng được thì em cần thiết kế lại. Em có thể tính nháp J10 như sau: Vgs = 2.2V, Vds = 0.5V tùy thuộc vào Vt của công nghệ và dòng tải max theo yêu cầu bài toán em sẽ tính được w/l của J10 (thông thường l của J10 sẽ lấy giá trị minimum của công nghệ)

Mạch hiện tại của em có thể chạy nhưng nhiều khả năng sẽ không ổn định với tải biến thiên từ 0A-maxA, mạch điện có 2 pole nên độ dữ trữ pha không thể đảm bảo được. Ngoài ra, điều này cũng dẫn tới overshoot vì biến thiên tải nhanh một chút là error-amp không đáp ứng kịp. Nếu mạch LDO của em là capless LDO thì em rất cần chú ý tới thiết kế AC đấy.

Thân mến,

[HT_HT]

Cảm ơn câu trả lời của anh. Em còn 1 thắc mắc khác nữa mong anh dành tí thời gian gợi ý cho em. Em đang tập làm LDO (linear) và đang có vấn đề với con PASS device dùng để kéo dòng cho tải. Em chọn PASS device là PMOS vì điện áp ngõ vào Vin là nhỏ (min = 2.5V) và điện áp ngõ ra là 2V. Mạch khuếch đại nối với PASS device là error amp. Em có đính kèm schematic trong bài viết. Khi thiết kế PASS device thì em mong muốn nó hoạt động trong vùng saturation nhưng vẫn có trường hợp khi VDS của J9 quá thấp, nó sẽ chuyển sang vùng linear. ( VDS < VGS - Vth ). Theo em ở đây có sự trade-off giữa output swing và vùng hoạt động của con PASS device. Vì nếu em muốn PASS device hoạt động trong vùng bão hòa thì em phải tăng delta oV của J9 nhưng làm như vậy output swing sẽ giảm. Anh có thể giải thích giúp em ưu điểm và nhược điểm của mạch và sự ảnh hưởng đến các thông số khác của LDO khi mục tiêu của em là output swing và khi mục tiêu của em là PASS device hoạt động trong vùng bão hòa được không ?
Cảm ơn anh rất nhiều.

[hithere123]

Chào bạn HT_HT,

Anh hithere123 ơi, anh trả lời câu hỏi này giúp em dc hok.
Khi tìm hiểu về hoạt động của MOSFET thì trong tài liệu nói là trong analog design thường sử dụng MOS ở chế độ strong inversion và staturation, điều kiện của strong inversion là delta oV = Vgs - Vth >= 0.2 V, nhưng cũng có tài liệu nói là chỉ cần 0.1 V là đủ vì khi sản xuất các điều kiện về process sẽ ảnh hưởng rất nhiều đến MOS. Anh cho em hỏi là làm sao mình biết delta oV bao nhiêu là đủ trong từng trường hợp cụ thể ?

Vov chỉ là một thông số ước lượng, một trong những thông tin báo cho bạn biết điện áp giữa cực D và S cần vượt quá bao nhiêu thì mosfet sẽ hoạt động ở vùng bão hòa. Mình sẽ nói một chút về tại sao người ta lại sinh ra cái ông Vov này.

Về cơ bản, analog thích vùng bão hòa vì lúc đó Vds tăng thoải mái thì dòng qua kênh (Id) cũng không thèm tăng nữa. Để mosfet hoạt động ở vùng bão hòa được thì trước nhất phải hình thành kênh cái đã (với loại mosfet kênh chưa có sẵn) thì điều kiện đó là Vgs = Vt (inversion). Nhưng muốn có dòng thì phải có hiệu điện thế giữa D và S, nếu không thì mosfet chẳng khác gì cái ống nước có đầy nước ở trong nhưng đầu D và S cao bằng nhau, nước chẳng biết chảy đi đâu.

Giả sử ta nâng đầu D cao hơn S một xíu thì dòng nước sẽ bắt đầu chảy từ D về S, ta nâng cao hơn tí nữa thì dòng chảy mạnh hơn. Đây gọi là linear, tất nhiên analog không thích vùng này vì thằng hàng xóm (mạch nào đó) nó nâng hoặc hạ trộm đầu D xuống tí là dòng nước đổ vào bể nhà mình thay đổi rồi.

Cái hay của mosfet là ở chỗ này: nếu ta nâng đầu D cao hơn một ngưỡng nào đó là ta có thể kê cao gối chấp thằng hàng xóm chọc ngoáy thoải mái, dòng nước chảy vào bể vẫn rất ổn định, không tăng không giảm và tất nhiên là phải lớn hơn cái ngưỡng đấy. Ở ngưỡng ấy xảy ra pinch off và người ta gọi hiệu điện thế giữa D và S ở cái ngưỡng đấy là Vds_sat hay Vov. Còn người ta tính như thế nào ra được Vov = Vgs - Vt thì bạn đọc tài liệu nhé

Mình nói nhằng nhằng mấy thứ ở trên chỉ để đi tới kết luận: ta không thể khẳng định được Vov = 100mV hay 200mV là đủ. Vov phụ thuộc vào công nghệ hay nói cách khác là cấu trúc vật liệu và hình học của cái ống nước rất nhiều. Ví dụ ở công nghệ 65nm, một mosfet có kênh dài khoảng 10um, Vds = 3.3V thì Vov đúng bằng khoảng Vgs-Vt, nhưng cũng ở công nghệ đó, mosfet có chiều dài kênh 300nm, Vds = 3.3V thì Vov chắc chắn nhỏ hơn Vgs-Vt. Muốn xác định bao nhiêu là đủ bạn cần nhìn đồ thị Ids-Vds.

Với lại delta oV của con MOS difference source pair ( ngõ vào mạch khuếch đại vi sai) với delta oV của mạch gương dòng điện có cần phải giống nhau không và chúng ta phải ưu tiên thỏa mãn điều kiện delta oV của con nào trước ?

Giống nhau hay không phụ thuộc vào kích thước linh kiện và điều kiện bias cho cặp vi sai và gương dòng của bạn thông thường thì ta chỉ chú ý tới Vov của gương dòng còn Vov của cặp vi sai không có mấy ý nghĩa (uhm có thể dùng khi quan tâm tới offset). Nếu gương dòng mà không đủ Vov là sẽ không đủ dòng bias cho mạch nên ở một khía cạnh nào đó có thể nói gương dòng quan trọng hơn.

Hy vọng giải đáp phần nào thắc mắc của em,
Thân mến

[HT_HT]

Anh hithere123 ơi, anh trả lời câu hỏi này giúp em dc hok.
Khi tìm hiểu về hoạt động của MOSFET thì trong tài liệu nói là trong analog design thường sử dụng MOS ở chế độ strong inversion và staturation, điều kiện của strong inversion là delta oV = Vgs - Vth >= 0.2 V, nhưng cũng có tài liệu nói là chỉ cần 0.1 V là đủ vì khi sản xuất các điều kiện về process sẽ ảnh hưởng rất nhiều đến MOS. Anh cho em hỏi là làm sao mình biết delta oV bao nhiêu là đủ trong từng trường hợp cụ thể ? Với lại delta oV của con MOS difference source pair ( ngõ vào mạch khuếch đại vi sai) với delta oV của mạch gương dòng điện có cần phải giống nhau không và chúng ta phải ưu tiên thỏa mãn điều kiện delta oV của con nào trước ?
Cảm ơn anh rất nhiều.

[hithere123]

Chào bạn Rommel.de,

Mạnh dạn trao đổi thêm với bạn thế này

Mặc dù bất kì cái gì cũng có mặt tốt và mặt xấu nhưng hầu như tất cả mọi người đều công nhận thị trường cạnh tranh thì tốt hơn độc quyền, tự do dân chủ thì tốt hơn độc tài.

hai cái đo đỏ đều là con đẻ của cái gọi là tư bản chủ nghĩa đấy bạn ạ.

Người VN có câu nói "Sướng mà không biết sướng" ám chỉ những người sống trong sung sướng mà không biết đơn giản vì họ đã bao giờ trải qua sự khổ cực đâu. Nếu như vậy thì cũng có thể nói "Khổ mà không biết khổ" chứ. Tớ tin chắc ở VN sẽ có rất rất nhiều người cảm thấy nền chính trị ở VN rất tốt, chẳng có lý do gì phải thay đổi, chuyên chính vô sản gì gì đó cũng OK. Đơn giản vì họ đã bao giờ sống dưới thể chế tự do đâu. Cũng giống như câu chuyện về con ếch trong nồi nước sôi mà tớ nhắc đến lần trước. Khi con ếch không biết bên ngoài kia không nóng thì nó cũng đâu có biết đường nhảy đi chỗ khác.

Họ đang sống rất tự do đấy, hay ít nhất là tự do nhất từ trước tới nay trong hơn mấy nghìn năm lịch sử của dân tộc họ.

Đối với rất nhiều người trong đó có tớ thì việc ở VN có được một nền chính trị tự do mà ở đó nhiều đảng phái có thể cạnh tranh một cách công bằng lẫn nhau sẽ giúp cho xã hội, kinh tế, chính trị VN tốt lên trên rất nhiều mặt là một điều hết sức hiển nhiên, đơn giản hơn rất nhiều lần ASIC design. Tớ tin chắc ở VN cũng có vô vàn người hiểu rõ điều hiển nhiên đó. Việc đảng và chính phủ sự dụng bạo lực, chuyên chính vô sản để đàn áp những đối tượng cạnh tranh tạo nên một thế độc quyền thật sự là đi ngược lại với lợi ích dân tộc, lợi ích của nhân dân.

Vấn đề này phải chứng minh khoa học bạn ạ. Theo mình cái gốc của vấn đề ở đây là dân trí. Tự do như Mỹ áp vào Thái Lan là mệt ngay, biểu tình suốt ngày, hay gần hơn là áp vào Cam thì tham nhũng cứ gọi là bá đạo luôn. "Độc tài kiểu Việt Nam" áp vào Sing một cái ngon ngay, số lượng triệu phú nhất thế giới luôn, dân sống rất sướng, giáo dục thì cũng mấy trường vào top 50 gì đấy.

Một vài dòng trao đổi thêm với bạn, coi như ngồi quán nước làm điếu thuốc lào thôi nhé! Chúc bạn cuối tuần vui vẻ!

[hithere123]

Hello dvietd207,

Uhm, hôm đó anh cứ tưởng em gửi mail cho anh về ý tướng SAR của em nên đã không trao đổi về mạch SAR, hôm nay tìm lại thì không thấy có. Tuy nhiên em lưu ý hai điểm sau nhé:

- mạch cần 2*N tụ là fully differential đấy nhé, tức là có hai nhánh inn và inp, nghĩa là cũng cần refn và refp. Nếu so sánh với mạch của em thì mỗi nhánh em chỉ dùng N/2 + 1 tụ --> ấn tượng đấy, nhưng cần chú ý việc switching với tín hiệu ref nhé.

- mạch của em có nhiều switches hơn có phải em định switch qua lại giữa hai nhánh inn và inp? nếu đúng thì phải xem thêm kết quả mô phỏng mới nhận xét được. (tốt nhất em không nên dùng các mạch logic lý tưởng hoặc gần lý tưởng để mô phỏng, bao giờ các mạch cổng logic thực tế cũng có slope và delay và do đó thường gây rất nhiều vấn đề nhất là trong các mạch cần switch tốc độ cao)

Ngoài ra em nên tham khảo thêm một số bài báo đề cập tới vấn đề mismatch của dãy tụ rồi các kỹ thuật bù "compensation", "calibration' hay "non-binary SAR".

Còn về đăng báo anh nghĩ cứ mạnh dạn gửi bài, xấu nhất là không được đăng nhưng có cơ hội nhận được nhiều feedback có giá trị.

Thế nhé, chúc em thành công!

[Rommel.de]

Chào bạn Rommel.de,

Về vấn đề EVN, một vài sự kiện mình biết muốn chia sẻ để chúng ta có cái nhìn đa chiều hơn. Đó là vấn đề kéo điện về cho những đồng bào ở vùng núi, cả bản chỉ có vài nóc nhà, nhưng EVN vẫn phải dựng cột để kéo điện về, đến thu tiền điện thì đồng bào trả bằng ngô, không đủ bù chi phí đi lại cho công nhân ngành điện chứ chưa nói đến những chi phí khác. Mới gần đây thôi, ở Mường Nhé lợi dụng sự nhẹ dạ của đồng bào mà cái bọn phá hoại nó xui đồng bào làm những điều rất bậy bạ thì cũng những công nhân ngành điện phải lội bộ vào tận nơi thậm chí có thể nguy hiểm tới tính mạng để khảo sát chuẩn bị làm sao mang điện, mang văn minh về với đồng bào. Đấy là ở những nơi rất khó khăn, còn đa số nông thôn mình vẫn còn nghèo, phải hoàn thành trách nhiệm phủ điện hầu khắp cả nước như thế, EVN có không ít khó khăn. Không biết khi cho tư nhân vào kinh doanh với lợi nhuận được đặt lên hàng đầu thì những trách nhiệm xã hội như vậy sẽ do ai đảm nhận.

Ở những nước phát triển dân trí họ cao, họ làm được nhiều điều tốt nhưng họ thu thuế của dân cũng kha khá chứ không có gì là cho không nhau cả. Còn ở Việt Nam mình dân vẫn còn làm nông nghiệp nhiều, khoa học kỹ thuật không ứng dụng được là bao. Ai cũng mong được ra nước ngoài để có cuộc sống dễ chịu hơn, đấy là ước muốn chính đáng nhưng khi có điều kiện như vậy rồi thiết nghĩ mình nên nhìn mọi thứ khách quan và công bằng hơn. Cái Tết Độc Lập vừa rồi mình đi nhiều, gặp nhiều nhưng lại là cái Tết để lại nhiều điều băn khoăn nhất nên viết hơi dài.

Thân mến,
P/S: @dvietd207, hy vọng buổi off hôm vừa rồi anh đã trả lời một số thắc mắc của em, còn về ADC anh cần thêm chút thời gian, sẽ trả lời em sau

Chào bạn Hithere123,

Vấn đề EVN mà tớ nhắc đến chỉ là một ví dụ rất nhỏ dùng để mọi người hiểu rõ những điểm bất lợi về tình trạng độc quyền. Nếu đi cụ thể vào những chi tiết nhỏ này thì đây là chuyện dài tập nói bao nhiêu cũng không hết nên tớ không có ý định phân tích thêm. Mặc dù bất kì cái gì cũng có mặt tốt và mặt xấu nhưng hầu như tất cả mọi người đều công nhận thị trường cạnh tranh thì tốt hơn độc quyền, tự do dân chủ thì tốt hơn độc tài.

Người VN có câu nói "Sướng mà không biết sướng" ám chỉ những người sống trong sung sướng mà không biết đơn giản vì họ đã bao giờ trải qua sự khổ cực đâu. Nếu như vậy thì cũng có thể nói "Khổ mà không biết khổ" chứ. Tớ tin chắc ở VN sẽ có rất rất nhiều người cảm thấy nền chính trị ở VN rất tốt, chẳng có lý do gì phải thay đổi, chuyên chính vô sản gì gì đó cũng OK. Đơn giản vì họ đã bao giờ sống dưới thể chế tự do đâu. Cũng giống như câu chuyện về con ếch trong nồi nước sôi mà tớ nhắc đến lần trước. Khi con ếch không biết bên ngoài kia không nóng thì nó cũng đâu có biết đường nhảy đi chỗ khác.

Đối với rất nhiều người trong đó có tớ thì việc ở VN có được một nền chính trị tự do mà ở đó nhiều đảng phái có thể cạnh tranh một cách công bằng lẫn nhau sẽ giúp cho xã hội, kinh tế, chính trị VN tốt lên trên rất nhiều mặt là một điều hết sức hiển nhiên, đơn giản hơn rất nhiều lần ASIC design. Tớ tin chắc ở VN cũng có vô vàn người hiểu rõ điều hiển nhiên đó. Việc đảng và chính phủ sự dụng bạo lực, chuyên chính vô sản để đàn áp những đối tượng cạnh tranh tạo nên một thế độc quyền thật sự là đi ngược lại với lợi ích dân tộc, lợi ích của nhân dân.

[Rommel.de]

Chào bạn dvietd207,

Trước khi bài báo của bạn được đăng thì bạn không nên tiết lộ thông tin về thiết kế này ra bên ngoài. Chính vì vậy mà mình cũng rất khó có thể đánh giá được thiết kế của bạn như thế nào. Cách tốt nhất là bạn trao đổi với thầy của bạn vì thầy của bạn cũng sẽ là tác giả của bài báo.

Về việc bạn không thể fab được design của mình thì cũng không phải là việc lớn. Rất nhiều tạp chí và hội thảo chấp nhận thiết kế không có fab như VLSI transaction... Còn một việc nữa là các bài báo gửi cho conference thường dễ được chấp nhận hơn là gửi cho journal. Trong trường hợp không được chấp nhận thì cũng có thể sửa lại rồi gửi cho conference khác. Tuy nhiên gửi cho conference phải trả tiền tham gia, tiền vé máy bay, tiền ăn ở... Bạn có thể cân nhắc xem nên gửi cho conference hay journal.

Em chào mọi người,

Em muốn tham khảo ý kiến của các bác ạ:
Em có cấu trúc mới của mạch SAR ADC, cụ thể em so sánh với cấu trúc SAR ADC được đề cập trong bài báo "A 10-bit 50-MS/s SAR ADC With a Monotonic Capacitor Switching Procedure" JSSC 2010, Em coi mạch của em là (A), bài báo là (B), N là số bit của ADC thì:
1. Số lượng tụ dùng: N+2 (A) và 2*N (B)
2. Số lượng unit capacitor: 2^(1+N/2) (A) và 2^(N-1) (B)

Drawbacks:
1. số lượng switches: 4*N+6 (A) và 4*N (B)

Như vậy mạch của em có ưu điểm hơn hẳn về area and power consumption về mặt lý thuyết (em chỉ thay đổi cấu trúc capacitive array, còn các mạch boostrapped switch, timing controller, comparator cơ bản là không thay đổi nhiều).

Nhưng, trong bài báo mà em đề cập ở trên, họ design trên công nghệ 0.13um, và dùng tụ sandwich MOM, nó có unit capacitor rất bé = 2.4fF, => sampling capacitor = 2.5pF. Trong khi đó, em có công nghệ 0.18um, và dùng tụ MIM, có unit lớn, và thêm tụ khá to trong mạch bootstrapped switch, thì sampling capacitor ~ 3.85pF. Tức là diện tích sẽ lớn hơn rất nhiều, và power consumption cũng tăng đáng kể.

Nhưng nếu để bài báo được accepted thì phải có kết quả measurement, điều này là không thể vì chip không được fab.

Như vậy, nếu về mặt principles + simulation tốt, em sẽ viết paper được chứ ạ? Em thiết nghĩ, nếu không có kết quả measurement thì chắc chắn không thể submit cho những conference lớn được.

P/S: Anh hithere: em trước có build và mô phỏng lại mạch trong bài báo trên với công nghệ 0.35um ở worse case, nó cho ENOB = 9.36 nhưng em vẫn chưa hiểu rõ ý anh nói về 9.5bit, mô phỏng ở typical case nó cho ENOB = 9.65 mà.

[hithere123]

Chào bạn Rommel.de,

Về vấn đề EVN, một vài sự kiện mình biết muốn chia sẻ để chúng ta có cái nhìn đa chiều hơn. Đó là vấn đề kéo điện về cho những đồng bào ở vùng núi, cả bản chỉ có vài nóc nhà, nhưng EVN vẫn phải dựng cột để kéo điện về, đến thu tiền điện thì đồng bào trả bằng ngô, không đủ bù chi phí đi lại cho công nhân ngành điện chứ chưa nói đến những chi phí khác. Mới gần đây thôi, ở Mường Nhé lợi dụng sự nhẹ dạ của đồng bào mà cái bọn phá hoại nó xui đồng bào làm những điều rất bậy bạ thì cũng những công nhân ngành điện phải lội bộ vào tận nơi thậm chí có thể nguy hiểm tới tính mạng để khảo sát chuẩn bị làm sao mang điện, mang văn minh về với đồng bào. Đấy là ở những nơi rất khó khăn, còn đa số nông thôn mình vẫn còn nghèo, phải hoàn thành trách nhiệm phủ điện hầu khắp cả nước như thế, EVN có không ít khó khăn. Không biết khi cho tư nhân vào kinh doanh với lợi nhuận được đặt lên hàng đầu thì những trách nhiệm xã hội như vậy sẽ do ai đảm nhận.

Ở những nước phát triển dân trí họ cao, họ làm được nhiều điều tốt nhưng họ thu thuế của dân cũng kha khá chứ không có gì là cho không nhau cả. Còn ở Việt Nam mình dân vẫn còn làm nông nghiệp nhiều, khoa học kỹ thuật không ứng dụng được là bao. Ai cũng mong được ra nước ngoài để có cuộc sống dễ chịu hơn, đấy là ước muốn chính đáng nhưng khi có điều kiện như vậy rồi thiết nghĩ mình nên nhìn mọi thứ khách quan và công bằng hơn. Cái Tết Độc Lập vừa rồi mình đi nhiều, gặp nhiều nhưng lại là cái Tết để lại nhiều điều băn khoăn nhất nên viết hơi dài.

Thân mến,
P/S: @dvietd207, hy vọng buổi off hôm vừa rồi anh đã trả lời một số thắc mắc của em, còn về ADC anh cần thêm chút thời gian, sẽ trả lời em sau

[Paddy]

Thiết nghĩ: "bản chất của người trưởng thành mang tính "ác", luôn co kéo thuận lợi về phía mình". Em cũng nghĩ nếu không có chế tài minh bạch thì khó mà công bằng được. Em đọc sách, mang máng nhớ ở Mỹ họ có chế tài không cho bên nào có quyền lực tuyệt đối, anh này có quyền phủ quyết anh kia kiểu kiểu như tam quyền phân lập ... Em không chuyên nên không rõ lắm.
Nói chung, với những bác đi trước, học nhiều, biết rộng thì điều quý nhất là kiến thức mà các bác có thể sẻ chia với những người đang ở trong nước. Tuyệt vời hơn nữa nếu các bác có thể giúp đỡ thêm nhiều người thoát li giống các bác. Cha ông nói: "đi một đàng học sàng khôn". Thêm một người biết điều hay có nghĩa là giảm bớt một người biết điều không hay và thêm một ... thầy.
Em ước kiểu bán hàng đa cấp có thể áp dụng ở đây nhỉ: "tôi giới thiệu anh thoát ly thì anh phải cam kết giới thiệu mười người nữa thoát li". Như thế chả mấy chốc Việt Nam hóa rồng, .

Bác kiếm từ khóa antitrust law trên Google mà xem thêm.

United States antitrust law - Wikipedia, the free encyclopedia

Tớ không rành về luật lắm nhưng đại khái nó chống lối 1 mình 1 chợ.

Hơn thế nữa nó chống lối chia thị trường. VD: có 2 hãng bán cùng 1 loại hàng. 2 hãng này thỏa thuận với nhau là mỗi hãng sẽ bán 1 vùng khác nhau, sẽ không xâm phạm thị trường của nhau. Luật chống độc quyền cũng dùng để chống lại trò này.


Còn chuyện thoát ly thì tớ không nghĩ là 1 chuyện có thể làm được. Tớ đã vô những chỗ như TTVNOL thì thấy là còn rất nhiều người khư khư chống này chống kia, không tự mở mắt ra nhìn và hiểu mình chống cái gì nữa. Họ bị nhồi sọ từ lâu rồi nên chỉ nhìn thấy cái xấu của phe đối lập. Đầu tiên tớ còn tranh luận xem họ như thế nào, về sau tớ thấy là nếu những thứ ấy muốn ngu làm cóc ngồi đáy giếng thì mình cũng không nên giúp những thứ ấy làm gì nữa (cái này là về mọi mặt: kinh tế, quân sự, điện tử hay chính trị). Có nhiều tay sai be bét không hiểu một chút gì hết, nhưng tớ cũng kệ, ngu mà gàn thì ráng mà chịu.

[dvietd207]

Em chào mọi người,

Em muốn tham khảo ý kiến của các bác ạ:
Em có cấu trúc mới của mạch SAR ADC, cụ thể em so sánh với cấu trúc SAR ADC được đề cập trong bài báo "A 10-bit 50-MS/s SAR ADC With a Monotonic Capacitor Switching Procedure" JSSC 2010, Em coi mạch của em là (A), bài báo là (B), N là số bit của ADC thì:
1. Số lượng tụ dùng: N+2 (A) và 2*N (B)
2. Số lượng unit capacitor: 2^(1+N/2) (A) và 2^(N-1) (B)

Drawbacks:
1. số lượng switches: 4*N+6 (A) và 4*N (B)

Như vậy mạch của em có ưu điểm hơn hẳn về area and power consumption về mặt lý thuyết (em chỉ thay đổi cấu trúc capacitive array, còn các mạch boostrapped switch, timing controller, comparator cơ bản là không thay đổi nhiều).

Nhưng, trong bài báo mà em đề cập ở trên, họ design trên công nghệ 0.13um, và dùng tụ sandwich MOM, nó có unit capacitor rất bé = 2.4fF, => sampling capacitor = 2.5pF. Trong khi đó, em có công nghệ 0.18um, và dùng tụ MIM, có unit lớn, và thêm tụ khá to trong mạch bootstrapped switch, thì sampling capacitor ~ 3.85pF. Tức là diện tích sẽ lớn hơn rất nhiều, và power consumption cũng tăng đáng kể.

Nhưng nếu để bài báo được accepted thì phải có kết quả measurement, điều này là không thể vì chip không được fab.

Như vậy, nếu về mặt principles + simulation tốt, em sẽ viết paper được chứ ạ? Em thiết nghĩ, nếu không có kết quả measurement thì chắc chắn không thể submit cho những conference lớn được.

P/S: Anh hithere: em trước có build và mô phỏng lại mạch trong bài báo trên với công nghệ 0.35um ở worse case, nó cho ENOB = 9.36 nhưng em vẫn chưa hiểu rõ ý anh nói về 9.5bit, mô phỏng ở typical case nó cho ENOB = 9.65 mà.