Analog IC design

[robocon2011]

Các bạn không download được à. Cái này là phải kiên nhẫn đó. Cái bọn eetop hình như mỗi lần download nó trừ tiền 5 đồng, post bài thank bọn nó thì được cộng 5 đồng. Tốc độ download thì chậm như thời còn dùng modem qua đường điện thoại. Tớ mà download được phần mềm trên này xong tớ chắc chết. Tớ thỉnh thoảng chỉ kiếm license trên eetop thôi.

Dracula và Diva là đồ chơi trẻ con thôi các bạn không cần để ý làm gì. Còn so sánh giữa Assura và Calibre thì đúng là nhiều người đánh giá calibre tốt hơn và tớ hiện nay cũng chỉ dùng calibre thôi. Tuy nhiên cái này còn tùy thuộc vào công nghệ mà các bạn sử dụng để thiết kế. Nếu bạn sử dụng công nghệ chỉ hỗ trợ assura thì đương nhiên là phải dùng assura rồi.

Anh Rommel.de có thể download giúp em cuốn sách này k ạ? http://bbs.eetop.cn/thread-207068-1-8.html . Em hết cell rồi ạ.
Thanks anh ạ!

[haitruyen315]

Hi bác Rommel.de,

Hiện tại em đang dùng TSMC 0.18um đều hỗ trợ cả hai thì phải. Thấy các bác đánh giá Calibre tốt hơn thì để em nghiên cứu "em" nó vậy . Thế bác có bộ cài Calibre cho IC5141 không? Nếu rảnh bác up lên cho anh em down về với nhé

Trân trọng,

[Rommel.de]

Các bạn không download được à. Cái này là phải kiên nhẫn đó. Cái bọn eetop hình như mỗi lần download nó trừ tiền 5 đồng, post bài thank bọn nó thì được cộng 5 đồng. Tốc độ download thì chậm như thời còn dùng modem qua đường điện thoại. Tớ mà download được phần mềm trên này xong tớ chắc chết. Tớ thỉnh thoảng chỉ kiếm license trên eetop thôi.

Dracula và Diva là đồ chơi trẻ con thôi các bạn không cần để ý làm gì. Còn so sánh giữa Assura và Calibre thì đúng là nhiều người đánh giá calibre tốt hơn và tớ hiện nay cũng chỉ dùng calibre thôi. Tuy nhiên cái này còn tùy thuộc vào công nghệ mà các bạn sử dụng để thiết kế. Nếu bạn sử dụng công nghệ chỉ hỗ trợ assura thì đương nhiên là phải dùng assura rồi.

[robocon2011]

bạn có thể register và download ở đây
nếu bạn sử dụng ic5141 thì bạn sử dụng assura cdb ,còn nếu sử dụng virturso 6.10 -6.15 thì dùng oa
đây là version cdb for ic5141 và virturso thấp hơn ,nếu bạn dùng ic5141 thì sử dụng 315 là hơn cả

1.assura 3.15 cdb for ic5141
http://bbs.eetop.cn/viewthread.php?t...ghlight=assura
2.Assura 3.17 lnx86 cdb
http://bbs.eetop.cn/viewthread.php?t...ghlight=assura

và 3.1.7 usr2
http://bbs.eetop.cn/viewthread.php?t...ghlight=assura

3.assura 410 cdb
http://bbs.eetop.cn/viewthread.php?t...ghlight=assura

4.còn đây là version cho ic610 -615 Open access

http://bbs.eetop.cn/viewthread.php?t...ghlight=assura

mà cài cái này thì cần rule cho drc,lvs,pex .... nếu không thì tự viết vừa khó ,vừa không khả thi
mà nếu sử dụng công nghệ có độ sâu lớn hơn 180 nm thì nên sử dụng dracula và diva tích hợp trong virtuoso là đủ ,vừa nhanh lại dễ sử dụng còn với công nghệ sâu hơn 180nm thì cũng không nên sử dụng assura mà mình nghĩ là sử dụng calibre thì tốt hơn và calibre là chuẩn công nghiệp kiểm thử vật lý cho độ chính xác cao và thực hiện nhanh ,,,,,

Em đăng ký rùi. Nhưng đã down hết cell mà vẫn chưa down xong cuốn sách nên nhưng phần mềm này em sẽ k down dc nữa.K biết nó có cho thêm cell k hả anh?

[haitruyen315]

Hi bác Hungthientu,

Em vào đăng ký rồi download mà không được bác à. Translate sang tiếng Anh, rồi down cũng không được. toàn ra tiếng TQ .
Thực ra thì mục đích quan trọng nhất của em là muốn verification và run post layout simulation.( vì lần trước thiết kế chưa chạy Layout simulation lần nào cả, chỉ check DRC, LVS và mang đi fab)
Theo em tìm hiểu thì diva và dracula chỉ chạy DRC và LVS, còn chạy Layout simulation thì mình phải cài Assura hoặc Cablibre đúng không bác? Vì mới nghiên cứu thiết kế trên Linux nên em không biết là Assura hay Calibre cái nào thuận tiện hơn cả, mong bác chỉ giáo!
Nhân tiện nếu mà bác còn có link Calibre tương thích với IC5141 nữa up lên cho em down về với.

Trân trọng,

[hungthientu]

bạn có thể register và download ở đây
nếu bạn sử dụng ic5141 thì bạn sử dụng assura cdb ,còn nếu sử dụng virturso 6.10 -6.15 thì dùng oa
đây là version cdb for ic5141 và virturso thấp hơn ,nếu bạn dùng ic5141 thì sử dụng 315 là hơn cả

1.assura 3.15 cdb for ic5141
http://bbs.eetop.cn/viewthread.php?t...ghlight=assura
2.Assura 3.17 lnx86 cdb
http://bbs.eetop.cn/viewthread.php?t...ghlight=assura

và 3.1.7 usr2
http://bbs.eetop.cn/viewthread.php?t...ghlight=assura

3.assura 410 cdb
http://bbs.eetop.cn/viewthread.php?t...ghlight=assura

4.còn đây là version cho ic610 -615 Open access

http://bbs.eetop.cn/viewthread.php?t...ghlight=assura

mà cài cái này thì cần rule cho drc,lvs,pex .... nếu không thì tự viết vừa khó ,vừa không khả thi
mà nếu sử dụng công nghệ có độ sâu lớn hơn 180 nm thì nên sử dụng dracula và diva tích hợp trong virtuoso là đủ ,vừa nhanh lại dễ sử dụng còn với công nghệ sâu hơn 180nm thì cũng không nên sử dụng assura mà mình nghĩ là sử dụng calibre thì tốt hơn và calibre là chuẩn công nghiệp kiểm thử vật lý cho độ chính xác cao và thực hiện nhanh ,,,,,

[haitruyen315]

Hi bác Rommel.de

Cảm ơn hồi âm của bác. Nếu bác up bản assura 4.1 và license lên thì tốt quá.
Cảm ơn bác nhiều.

Trân trọng,

[Rommel.de]

Chào bạn Truyền,

Bạn chỉ mới nói đúng có một nửa về Assura thôi. Thật ra ngay trước cadence sử dụng các file dạng db (IC5141 dùng loại này). Từ bản IC6 cadence chuyển sang dùng OpenAccess (OA). Vậy là từ đó các bản Assura đều có chia ra làm 2 loại, dùng cho db hoặc oa. Assura 4.1 mới nhất cũng vậy. Assura thì tớ download về từ website của cadence nhưng nếu bạn không có account thì không lấy về được đâu. Đợi khi nào rảnh rỗi tớ sẽ up assura 4.1 lên và cả license nữa. Tớ sẽ chỉ up loại dùng cho db thôi.

[haitruyen315]

Hi bác Rommel.de,

Theo em được biết thì hiện tại Assura có rất nhiều version và chúng tương thích với các phiên bản khác nhau của Cadence. Hiện tại em cài IC5141 thì dùng phiên bản nào của Assura là tương thích hả bác?. Bác có đường link thi gửi cho em với. Em đã thử mấy ngày rồi mà vẫn chưa download được .
Còn việc bác về VN mà phát triển ngành IC lên thì tốt quá. Đất nước, tập đoàn luôn chào đón những người như các bác

to bác Yên,

Hiện tại em cũng đang nghiên cứu các công cụ này. Em thấy nó rất hay và mạnh trong việc thiết kế mà trước đây em không được dùng bác à.

Trân trọng,

[Rommel.de]

Chào bạn Truyền,

Các file DRC như bạn Hithere123 nói đúng là thường cung cấp bởi nhà sản xuất. Về lý thuyết thì bạn có thể tự viết nhưng mà nó lớn, và phức tạp lắm không biết bạn có viết nỗi không. Thông thường người thiết kế chỉ thình thoảng chỉnh sửa lại từ file đã được cung cấp.

Calibre và Assura tớ đều có cả nhưng tớ lười upload lên lắm, chắc bạn phải chờ lâu. File DRC của calibre và assura cũng khác nhau nên tốt nhất bạn xem công nghệ mà bạn đang thiết kế sử dụng calibre hay assura để tớ up lên trước. Tớ bây giờ thỉnh thoảng dùng calibre nên có thử bẻ khóa nó chơi. Tớ có thể hướng dẫn bạn bẻ khóa bản calibre 2009.1. Những bản mới hơn thì tớ chưa thử. Assura tớ dùng từ ngày xưa hình như là bản 3.6. Bản này tớ bẻ vô tư. Hiên nay assura đã lên đến bản 4.1. Bản này tớ cũng biết cách bẻ khóa nhưng chưa thử bao giờ, tớ có thể hướng dẫn bạn làm thử. Nhân tiện tớ cũng nói calibre, assura base+hotfix dung lượng mỗi cái lên đến khoảng 2GB nên chuyện tớ lười upload lên bạn phải thông cảm.

Thì ra tập đoàn mà lúc trước anh Arix nhắc đến là Viettel. Tớ ở nước ngoài mà cũng nghe nói Viettel làm ăn khá lám có lẽ là giỏi nhất trong số các tập đoàn của chính phủ. Không biết nếu về nước tớ có xin được một chân thiết kế ASIC trong Viettel không bạn. Hay là mọi người nói tớ là loại phản động lưu vong, liếm gót ngoại bang vậy? Tớ nói đùa cho vui thôi đừng coi là thật.

[hithere123]

Chào bạn Rommel.de,

Thời gian qua công thêm thời gian tới (khoảng một tháng), mình bị kẹt về thời gian tham gia trao đổi với mọi người trên diễn đàn, nên khó có thể hồi âm bạn ngay được. Hẹn bạn lần tới sẽ trao đổi nhiều hơn. Thân mến.

Hi Truyền,

- Anh không cài Calibre để chạy layout verification nên không có link em hỏi.
- Thông thường các file rule sẽ dùng từ nhà sản xuất, tuy nhiên file này cũng tương tự như file model (.lib) nên em hoàn toàn có thể chỉnh sửa để "phù hợp" với thiết kế của em.
Mà em làm DAE hay sao mà quan tâm mấy thứ này. Hình như em làm ở bộ phận của anh Arix. Tại buổi gặp mặt trước Tết âm lich, anh Arix có trao đổi là đã ký bản nghi nhớ về việc hợp tác với Fab, em liên hệ trực tiếp với Fab yêu cầu họ gửi 'gói công nghệ' mẫu để nghiên cứu sẽ rất tốt đấy.

Chúc em thành công!

[haitruyen315]

Thiết kế layout là thể hiện hình vẽ các biểu tượng linh kiện tích cực và thu động trong mạch điện dưới dạng những khối đa giác hình học hay nói cách khác là việc chuyển hình vẽ các biểu tượng sang một dạng có thể sản xuất được. Dó đó, thông thường sẽ trải qua các bước sau (ví dụ cụ thể với Cadence):

[1] Làm việc ở cửa sổ Virtuoso Layout Window (Tools > Design Synthesis > …)

Ở bước này, công việc chính là “đọc” hình vẽ mạch điện, đặt tất cả các linh kiện lên “mặt bàn” sau đó sắp đặt các linh kiện theo đúng hướng dẫn trong mạch điện (linh kiện nào cần match, lưu ý các linh kiện nối trực tiếp tới pad, có yêu cầu đặc biệt về nhiệt hay không, …). Lưu ý việc đọc các linh kiện nên đọc ở chế độ “read only” cho “an toàn”.
Việc đặt các linh kiện và nối các đường dây phải tuân thủ theo một bộ tiêu chuẩn được cung cấp từ nhà sản xuất gọi là (Design Rule). Nếu vi phạm các tiêu chuẩn này thì có thể nói là chip sẽ không có khả năng sản xuất được. Kiểm tra các tiêu chuẩn này gọi là chạy DRC (design rule check)

[2] Chạy DRC (Virtuoso > Verify > DRC)

Để chạy DRC thì cần tối thiểu một bản layout và một file quy định các tiêu chuẩn .rul (file này rất quan trọng, do đó thường khai báo đường dẫn đến file này ở lựa chọn “Rules File”, hoặc file này sẽ được cài đặt sẵn). Sau khi chạy xong, chúng ta có thể nhìn thấy file kết quả và các thông báo lỗi. Thông thường trong lần chạy đầu tiên sẽ có khá nhiều lỗi (>>1000) nên để debug từng lỗi một chúng ta có thể vào Verify > Markers > Explain. Quá trình này chỉ kết thúc khi chúng ta có một bản báo cáo DRC “error free”. Đôi khi vẫn còn error nhưng nếu người kỹ sư biết chắc chắn có thể bỏ qua được thì tất cả error này cần được ghi lại cùng với lời giải thích để tiện truy cứu sau này.

[3] Chạy LVS

Ở bước này thông thường gồm hai bước, đầu tiên là linh kiện và các đường nối sẽ được đọc gược lại từ bản layout (extraction) sau đó là so sánh các đường nối (checking connectivity.) Nếu có bất kỳ sự khác biệt nào về số lượng linh kiện và đường nối thì cần phải tìm và sửa lại cho đến khi nhận được thông báo “LVS clean”. Nếu trong mạch điện có một linh kiện được nối tắt, thì LVS sẽ bỏ qua, do đó người thiết kế cần phải cẩn thận trong việc quyết định nối những linh kiện đó vào đường nguồn hoặc đất để đảm bảo không có lỗi về các linh kiện ký sinh.
Lưu ý: người kỹ sư thường phải làm thêm một bước “đóng gói mạch điện nguyên lý” thành một block với khai báo các pin vào/ra đầy đủ như một mạch IC hoàn chỉnh trước khi chạy LVS. Và khi chạy LVS cũng cần khai báo đường dẫn tới file VLSrul.

Sau khi hoàn thành layout tất cả các mạch ở mức block như vậy thì có thể tiến hành ghép “top”, nối đường nguồn, ESD, … Và cũng cần DRC và LVS clean trước khi xuất ra .gds file (File > Export > Streamout)

Đối với mỗi công ty thì quy trình có thể khác nhau nhưng chung quy lại thì những bước kể trên là trình tự công việc rất cơ bản mà một người kỹ sư layout vi mạch tương tự sẽ được đảm nhận.

Thân mến.

Hi bac Yen,

Lau ngay qua khong gap bac! Bac van khoe chu?
Em co viec hoi bac mot ti.
Em da cai IC5141 va chay mo phong thay on, nhung layout xong em lai khong co bo cai Assura hay Calibre de chay LVS va DRC.
Bac co bo cai nao tuong thich voi IC5141 thi cho em duong link voi?
File DRC.rul binh thuong minh phai tu viet hay dung cua nha san xuat ah bac?

Best regards,

[Rommel.de]

Chào bạn Hithere123,

Hình như tớ làm loãng topic DFT của bạn hơi nhiều. Xin mời bạn tiếp tục giới thiệu với mọi người. Tớ có một ý như thế này không biết bạn nghĩ sao. Nếu như tớ với bạn mà nói về lý thuyết thiết kế mạch analog hay số thì cũng vẫn còn kém xa mấy quyển sách trên mạng. Điểm thiếu sót ở những quyển sách thường là thiếu đi những mạch thực tế. Nếu bạn không ngại tớ nghĩ trong mỗi vấn đề trình bày, bạn hãy giới thiệu về lý thuyết trước để mọi người hiểu, rồi đưa ra những mạch cụ thể để mọi người cùng học tập. Sau đó bạn hãy giới thiệu những chiêu đặc biệt của dân thiết kế ví dụ như sau khi thiết kế một mạch khuyếch đại xong nhưng cần phải giảm offset hay tăng độ tuyến tính thì cần phải làm thế nào... Cuối cùng bạn hãy để mọi người hỏi và trả lời. Tớ nghĩ như vậy sẽ hay hơn là chỉ giới thiệu lý thuyết.

[Rommel.de]

Chào các bạn,

Nhân tiện nói về mạch reset tớ giới thiệu với các bạn một lỗi cực kỳ phổ biến trong thiết kế mạch này.

Không biết tại sao nhưng có lẽ vì mạch đơn giản nên sinh viên nhiều khi được dạy sử dụng mạch RC để tạo đường nạp khi bật nguồn, sau đó sử dụng mạch trigger Schmitt để so sánh tạo tín hiệu reset. Mạch này nếu chạy mô phỏng thì nguồn sẽ tăng lên từ từ thì mạch chạy hoàn toàn chuẩn. Trên thực tế đây là một thiết kế mạch hoàn toàn sai. Trong một số trường hợp nguồn bị mất đột ngột sau đó có lại liền. Thời gian mất nguồn có thể chưa đến 1ms. Có rất nhiều nguyên nhân tạo nên hiện tượng này ví dụ như sấm sét... Khi đó mạch RC do có độ trễ nên nó sẽ không tạo ra tín hiệu reset cho mạch nhưng ở bên trong thì mạch đã bị chạy sai hoàn toàn rồi. Nếu tín hiệu reset không được sinh ra và mạch chạy sai thì các bạn rất khó xác định được hậu quả của nó.

Chính vì thế với mấy mạch khởi động này khi điện áp nguồn xuống thấp tín hiệu /RST cần phải chuyển xuống 0, toàn bộ mạch được khởi động lại. Khi điện áp vào vượt ngưỡng, tín hiệu /RST chuyển lên 1, mạch bắt đầu làm việc bình thường. Như vậy khi có sự cố như tớ nói ở trên, mạch chỉ khởi động lại và sau đó sẽ làm việc bình thường.

[Rommel.de]

Chào bạn Hithere123,

Cám ơn bạn đã trả lời tớ. Nhân tiện chúng ta cùng trao đổi thêm một chút về mạch khởi động nhé. Tớ nghĩ đây là một trong những mạch khá hay nhưng lại ít được đề cập đến trong sách vở. Tớ nghĩ rằng trao đổi thêm về vấn đề này sẽ có ích với nhiều bạn.

Mạch này ngày trước tớ có từng xem qua nhưng không quan tâm lắm vì tớ làm bên mảng số. Có nhiều điểm tớ không nhớ được chính xác nên các bạn không nên tin hết vào những gì tớ viết ở đây nhưng nó cũng gần đúng với mạch thật.

Khi bạn mới bật nguồn, do có nhiều tụ điện nối từ nguồn xuống đất nên điện áp của nguồn cấp không phải tăng đột biến mà tăng lên từ từ. Tớ lấy ví dụ điện áp cấp vào là 2.5V, và điện áp cấp nguồn cần khoảng thời gian là 50 us để tăng từ 0V lên 2.5V. Thật ra điện áp cấp vào chỉ cần khoảng 2V là mạch đã có thể hoạt động được một số chức năng căn bản rồi, vậy ta cứ lấy mốc khi điện áp vượt 2V để phát ra tín hiệu reset và khởi động toàn mạch. Vấn đề là lấy gì ra để so sánh?

Nếu các bạn để ý đến hàm truyền đạt của mạch nguồn (linear regulator), khi bạn tăng điện áp đầu vào thì điện áp đầu ra cũng tăng dần, và hiệu điện thế giữa đầu vào và đầu ra tương đối nhỏ. Khi điện áp đầu vào đủ lớn thì điện áp ra sẽ ổn định dù bạn có tăng điện áp đầu vào. Như vậy nếu như bạn phát hiện ra điện áp đầu vào cao hơn điện áp đầu ra ở một mức tương đối thì ta biết mạch đã được cấp điện đầy đủ. Mạch linear regulator mà tớ nói đến không nhất thiết phải là mạch nguồn thật. Tớ nói đến mạch này để các bạn dễ hiểu. Các bạn có thể chỉ cần ghép vài diode (mos diode) xếp chồng lên nhau là đủ. Phương pháp so sánh điện áp này ngày trước tớ được nghe nói là tương đối kém ổn định vì chỉ cần những sai số nhỏ hay thiết kế không tốt thì mức yêu cầu 2V có thể trở thành 1.8V hay 2.4V dễ dàng. Vì vậy mọi người chuyển sang dùng phương pháp so sánh dòng. Đặc điểm của mạch sử dụng so sánh dòng là các bạn phải tạo ra được một dòng điện có mức thay đổi rất lớn khi điện áp thay đổi. Tớ lấy ví dụ khi bạn tăng điện áp nguồn từ 2V lên 2.2V thì dòng điện có thể tăng lên 10 lần. Nguyên lý của nó cũng rất đơn giản vì nếu bạn nhìn vào đường đặc trưng volt-ampere của transistor thì khi tăng điện áp VGS dòng điện tăng lên rất nhiều. Vậy nên khi thiết kế không tốt hoặc gặp phải sai số khiến dòng điện chuẩn thay đổi thì mức điện áp cấp cũng chỉ thay đổi trong một khoảng rất nhỏ ví dụ từ 2V đến 2.2V. Đây chính là nguyên lý của mạch khởi động.

Mời bạn Hithere123 cho biết ý kiến của bạn.