Nguyên văn bởi NEO3F
Xem bài viết
Thông báo
Collapse
No announcement yet.
VHDL & Verilog
Collapse
X
-
Bọn mình trước đây có làm FPU nhưng chỉ dùng Google để tìm kiếm nên không giữ tài liệu. Những gì bạn cần là
1/ Nắm vững VHDL ( các lệnh concurrent, sequential và biết cách thiết kế FSM ). Cái này có nhiều topic giới thiệu sách VHDL rồi.
2/ Tìm thuật toán ( Google các tài liệu về Computer Architecture ). Về cơ bản nó dựa trên nguyên tắc tính toán trên số nguyên
a/ Addition
c= a + b
c= 1.xxxxxxx * 2^m + 1.xxxxxx * 2^n ( n>m )
= 0.00..(n-m)..1xxxxx * 2^n + 1.xxxxxxx * 2^n ( dịch phải a hoặc dịch trái b để chuẩn hóa )
Vậy là c có phần expo là n, phần mantisa là tổng của 2 thằng sau khi đã chuẩn hóa. ( thực chất là tổng 2 số nguyên )
Note: Sub tương tự.
b/ Mul
c = [ Man(a)* 2^n ] * [ Man(b) * 2^m ]
c = Man(a) * Man(b) * 2^ (m+n)
Normalize kết quả về dạng 1.xxx là có kết quả.
Note: Div nguyên tắc tương tự để quy về thuật toán cho số nguyên.
Comment
-
Thanks Bác. Ý tưởng Bác rất hay.Nguyên văn bởi NEO3F Xem bài viếtBọn mình trước đây có làm FPU nhưng chỉ dùng Google để tìm kiếm nên không giữ tài liệu. Những gì bạn cần là
1/ Nắm vững VHDL ( các lệnh concurrent, sequential và biết cách thiết kế FSM ). Cái này có nhiều topic giới thiệu sách VHDL rồi.
2/ Tìm thuật toán ( Google các tài liệu về Computer Architecture ). Về cơ bản nó dựa trên nguyên tắc tính toán trên số nguyên
a/ Addition
c= a + b
c= 1.xxxxxxx * 2^m + 1.xxxxxx * 2^n ( n>m )
= 0.00..(n-m)..1xxxxx * 2^n + 1.xxxxxxx * 2^n ( dịch phải a hoặc dịch trái b để chuẩn hóa )
Vậy là c có phần expo là n, phần mantisa là tổng của 2 thằng sau khi đã chuẩn hóa. ( thực chất là tổng 2 số nguyên )
Note: Sub tương tự.
b/ Mul
c = [ Man(a)* 2^n ] * [ Man(b) * 2^m ]
c = Man(a) * Man(b) * 2^ (m+n)
Normalize kết quả về dạng 1.xxx là có kết quả.
Note: Div nguyên tắc tương tự để quy về thuật toán cho số nguyên.
Em tính hiển thị các số và kết quả lên LCD của kit DE2. Có lẽ em cần làm 1 cái bàn phím giao tiếp với kit nữa phải ko Bác? Đầu tiên ta Normalize data về dạng 1.xxx , rồi chuẩn hóa>> kết quả >> unNormalize để ra KQ bình thường hiển thi lên LCD. Quá trình Normalize phức tạp ko Bác ?
Em có 1 thắc mắc : "Vậy là c có phần expo là n, phần mantisa là tổng của 2 thằng sau khi đã chuẩn hóa. ( thực chất là tổng 2 số nguyên )"
Em vi dụ Add: 2.365874 +5.369874=1.182937*2 + 1.3424685*2^2
=05914685*2^2+1.3424685=1.933937*2^2
Quá trình Normalize đưa data về dạng đơn giản hơn nhưng vẫn ko thoát khỏi cảnh phải cộng 2 số thập phân, giải thuật sẽ như thế nào hả Bác ?
Comment
-
Thì cậu cứ cộng nó vào bằng 1 bộ cộng 24bit bình thường thôi. Có vấn đề j đâu ??? Dùng luôn operator "+" cũng OK rồi còn j ?Nguyên văn bởi honulolo Xem bài viếtEm vi dụ Add: 2.365874 +5.369874=1.182937*2 + 1.3424685*2^2
=05914685*2^2+1.3424685=1.933937*2^2
Quá trình Normalize đưa data về dạng đơn giản hơn nhưng vẫn ko thoát khỏi cảnh phải cộng 2 số thập phân, giải thuật sẽ như thế nào hả Bác ?
Chỉ cần dùng bộ công 24 bit thôi vì kết quả phần mantisa cũng chỉ có độ chính xác tới 24bit ( tương đương độ chính xác 6 số sau dấu phẩy ở thập phân ), có chính xác hơn thì rồi cũng phải truncate thôi.
Comment
-
Em có tìm được code FPU 64 bits nhưng đọc ko hiểu lắm. Bác có thể giải thích các lệnh chính trong các module + - * / đc ko ạ?Nguyên văn bởi NEO3F Xem bài viếtThì cậu cứ cộng nó vào bằng 1 bộ cộng 24bit bình thường thôi. Có vấn đề j đâu ??? Dùng luôn operator "+" cũng OK rồi còn j ?
Chỉ cần dùng bộ công 24 bit thôi vì kết quả phần mantisa cũng chỉ có độ chính xác tới 24bit ( tương đương độ chính xác 6 số sau dấu phẩy ở thập phân ), có chính xác hơn thì rồi cũng phải truncate thôi.
Em có gửi kèm 4 file, Bác có thể chú thích lên file giúp em đc ko ? Tại vì em muốn hiện thị lên kit DE2 của Altera nên em cần hiểu các lệnh để viết lại 32bits. Mong được Bác giúp đỡ.
Comment
-
Bạn vào www.xess.com tìm chắc chắn có phần basic Core giao tiếp PS2 keyboard.
PS: mình ko nhớ là nó có phiên bản verilog ko nhưng nó có đầy đủ tài liệu để bạn biết cách giao tiếp và hoàn toàn có thể chuyển từ code VHDL sang Verilog được.
Comment
-
BÁc NEO3F cho em hỏi lệnh For trong Verilog cú pháp như thế nào hả BÁc? Em thực hiện phép chia dạng dấu chấm động với phần mantissa dài 25 bit( đã thêm bit để chuẩn hóa trước khi tính toán),em có viết như sau nhưng gặp lỗi syntax
for (i=24;i>=0;i=i - 1)
begin t = m1 - m2;
if (t[24]==1)
begin
m3[i] = 0;
m1 = {m1[23:0],1'b0};
end
else
begin
m3[i] = 1;
m1 = {m1[23:0],1'b0};
end
end
Comment
-
De2
gui minh theo dia chỉ này với tapthe12a42002@yahoo.comNguyên văn bởi danbeo85rockphuthuy đưa minh địa chỉ mail đi, mình gửi cho. Còn việc giao tiếp DE2 và webcam thì mình chưa đủ sức vì muốn làm được chuyện đó bạn phải rành về con giao tiếp USB trên DE2, con nay khá thì phức tạp.
mình xin chân thành cám ơn
Comment
-
cho em chen ngang chút nhé!Nguyên văn bởi yesme@ Xem bài viếtTheo mình mỗi chủ đề chỉ cần chọn và đọc một cuốn sách "chất lượng khá" là được. Không nên đọc nhiều sách cùng một chủ đề vì điều đó sẽ làm bạn mất thời gian. Sau đó, khi bắt tay làm thực tế bạn có thể đọc thêm các bài báo hoặc search trên google về các vấn đề mình cần.
Em cũng đang muốn làm về VHDL nhưng chưa biết bắt đầu từ đâu.Em cũng có nhiều sách về nó nhưng ko biết chọn cuốn nào đầu tiên để đọc. Em có thể kể ra như: The VHDL Cookbook, Importing a VHDL, ModuleVHDL Programming by Example. Em đã thử đọc cuốn ...by example. Em nhờ bác yesme cho vài kinh nghiệm về cách học VHDL. Hì hiện em cũng đang làm ở phòng SIS, có thể nói là thế hệ sau bác. Mong bác giúp đỡ.
Comment
-
Tài liệu cơ bản về VHDL(tiếng việt) cho anh em mới bắt đầu.Attached Files
Comment
-
ps2
bạn nào làm PS/2 bằng verilog có thể liên hệ với mình để nhận toàn bộ ( sơ đồ khối,code,kết quả mô phỏng ModelSim )
nhân tiện cho mình hỏi các bạn về giải thuật sắp xếp và tìm kiếm ứng dụng để làm sổ tay điện thoại chẳng hạn..trên kit DE2 luôn ạ..có đọc wa bên dân IT nhưng mình k rành mấy ngôn ngữ bên đó nên mù tịt..giải thuật thì anh em điện tử ở đây ai biết được chỉ dạy mình sẽ dễ hiểu hơn. cheer!
mail : hoangtungking@yahoo.com
Comment
-
Tks pa'k, cai trang web nay` co nhiều demo sẵn lắm, momh bác đi trước chỉ giáo cho đàn em nhiềuNguyên văn bởi NEO3F Xem bài viếtBạn vào www.xess.com tìm chắc chắn có phần basic Core giao tiếp PS2 keyboard.
PS: mình ko nhớ là nó có phiên bản verilog ko nhưng nó có đầy đủ tài liệu để bạn biết cách giao tiếp và hoàn toàn có thể chuyển từ code VHDL sang Verilog được.
Comment
Bài viết mới nhất
Collapse
-
Trả lời cho Giúp mình vẽ sơ đồ và phân tích nguyên lý làm việc của khảo sát các mạch nguồn ổn áp vớibởi Tuyenvc345
-
Channel: Hỗ trợ học tập
Hôm qua, 18:05 -
-
Trả lời cho Giúp mình vẽ sơ đồ và phân tích nguyên lý làm việc của khảo sát các mạch nguồn ổn áp vớibởi Tuyenvc345
-
Channel: Hỗ trợ học tập
Hôm qua, 18:04 -
-
bởi bqvietDiễn đàn vốn vắng, muốn vào viết bài trả lời chút nhưng cứ thấy luồng nào thành viên này mở thì cũng đồng thời xuất hiện ở Otofun, thế là chùn tay ... Thôi thì dientuvietnam không thể so sánh được về độ phổ cập, biết thân biết phận vậy.
-
Channel: Tâm tình dân kỹ thuật
Hôm qua, 17:49 -
-
bởi chinhnguyen9So sánh sóng 2 mạch nguồn Push-pull
· Sóng vuông giửa 2 cực D của mạch Pushpull trong module inverter 24-220V sine giả của TQ. Mạh điện này khá đặc biêt ở chổ, không thấy mạch snubber mà hiêu quả triêt sóng hài quá tốt dù hoạt...-
Channel: Nguồn!
Hôm qua, 14:27 -
-
bởi chinhnguyen9Mạch điên bếp tù gộm 2 khối:
Khối điêu khiển:
-Thiết lập công suất nấu
-Thiết lập thời gian nấu
-Kiểm tra có đặt nồi hay không, đúng loại hay không?
-Có quá nhiệt không?
Khối công suất:
- Nắn+ lọc điên AC ra 310VDC +loọc nhiểu...-
Channel: Hướng dẫn sử dụng diễn đàn
Hôm qua, 14:05 -
-
bởi ittcHi các bác, sau khi được vài lời khuyên thì em có vào lướt web để xem vài mẫu máy, thì ở phần thông số kỹ thuật của máy, thấy họ để vài thông số sau thì em không rành lắm, nhờ các bác giải thích hộ em được không, cụ thể như hình...
-
Channel: Điện tử gia dụng
15-03-2026, 18:34 -

Comment