Subscription
Collapse
Help!!! Lỗi trong tạo FSM 1Hz từ clock 50Mhz trong VHDL
(Topic in the GAL - PAL - CPLD - FPGA forum)
24-09-2013, 19:40
help!!! verilog VHDL.....các anh chị trong diễn đàn giúp em bài này với :D
(Topic in the GAL - PAL - CPLD - FPGA forum)
16-12-2012, 08:44
Hiện tượng lạ trong FPGA mong mọi ngừoi giúp
(Topic in the GAL - PAL - CPLD - FPGA forum)
04-12-2013, 16:29
Hỏi về code testbench cho bộ lộ lọc số FIR
(Topic in the GAL - PAL - CPLD - FPGA forum)
30-12-2011, 00:00
No new updates in subscriptions...