Analog IC design

[ngoclinh_xl]

Chào các bác!
Tại sao một con Op Amp two-stage chẳng hạn. Có một điểm cực p1 nằm trong băng thông đơn vị UGB
thì tại sao UGB = A(0)p1 được hả cả bác? Note: A(0) là DC gain. Có phải khi có một điểm cực trong UGB thì tại điểm cực đó và điểm có A(s)=0dB (tức điểm giao nhau giữa đồ thị và trục hoành) có cùng độ dốc không?
Giả sử có 2 điểm cực p1, p2 cùng nằm trong UGB thì UGB được tính như thế nào hả các bác?

Cảm ơn các bác!

[hithere123]

Thật nực cười quá các bác ạ! Khoa em ko dề cập gì đến tiếng anh trong báo cáo đồ án. Còn Thầy hướng dẫn của em khuyên em viết báo cáo bằng tiếng anh( Vì tiếng anh trong Khoa đang được khuyến khích sử dụng). Thế là em viết tiếng anh. Đến ngày nộp báo cáo, nộp xong thì đến trưa thầy Hướng dẫn gọi điện bảo là Khoa quy định báo cáo không được viết bằng tiếng anh nên dặn em phải viết lại trong khi sắp bảo vệ rồi. Rồi thầy xin lỗi.
Em thì em vẫn quan niệm được trải nghiệm là chính. Vậy nên cũng chẳng lo lắng gì vì có thể sửa chữa cho đến lúc bảo vệ. Mặc dù vậy nhưng vẫn buồn 5 phút. Buồn mà chẳng biết lý do gì.

Em thử hỏi lại thầy xem đồ án của em làm song ngữ được không. Nếu được thì phần tiếng Anh em viết vẫn có giá trị. Cho đến thời điểm này thì anh thấy đồ án tốt nghiệp có lẽ là công trình nghiêm túc nhất trong đời người, nghiêm túc hơn cả luận văn thạc sỹ hay tiến sỹ sau này, nên tậm trạng của em là hơi thất vọng khi nghe tin đấy. Nhưng em suy nghĩ lại sẽ thấy là không đến nỗi đầu. Anh mà như em là anh vui lắm đấy, thầy giáo đã xin lỗi tức là thầy biết đấy là lỗi của thầy rồi. Anh có ấn tượng rất tốt với thầy giáo của khoa điện tử BKDN, các thầy giáo ở đấy rât thương học sinh, hỏi doanh nghiệp rất nhiều vấn đề chi tiết về đời sống để đảm bảo học sinh của mình không bị thiệt thòi gì, nhiều khi là bao bọc học sinh hơi quá

[ngoclinh_xl]

Thật nực cười quá các bác ạ! Khoa em ko dề cập gì đến tiếng anh trong báo cáo đồ án. Còn Thầy hướng dẫn của em khuyên em viết báo cáo bằng tiếng anh( Vì tiếng anh trong Khoa đang được khuyến khích sử dụng). Thế là em viết tiếng anh. Đến ngày nộp báo cáo, nộp xong thì đến trưa thầy Hướng dẫn gọi điện bảo là Khoa quy định báo cáo không được viết bằng tiếng anh nên dặn em phải viết lại trong khi sắp bảo vệ rồi. Rồi thầy xin lỗi.
Em thì em vẫn quan niệm được trải nghiệm là chính. Vậy nên cũng chẳng lo lắng gì vì có thể sửa chữa cho đến lúc bảo vệ. Mặc dù vậy nhưng vẫn buồn 5 phút. Buồn mà chẳng biết lý do gì.

[thuclh]

Tự tin rất là tốt, nhưng hãy tiếp tục đọc, chỉnh lý những gì bạn đã làm được, .

Sắp tới em định xin vào đây làm. Bằng cách nộp cái đồ án này cho họ. Không biết còn chỗ ko. hề hề

[ngoclinh_xl]

Thôi, cứ làm điều mình thích và có ích là được bác ạ. Em mới gặt quả đắng từ việc mình không có sở trường mà cũng không có nền tảng căn bản. Cũng hơi nản, .

Chào các bác! Việt Nam, em thấy có renasat, intel, mới đây là samsung về trường em tuyển dụng mà. Có nhiều công ty nước ngoài khác nữa các bác. Cơ mà họ toàn tuyển dụng bên vi mạch số, với lại lập trình. Riêng ICDREC là của Việt Nam trực thuộc DHQG TPHCM, do bộ khoa học công nghệ đầu tư. Tại sao các bác ko xin vào ICDREC làm nhỉ. hộ làm full ic design, trừ fab ra. Mới đây, họ full design và thuê fab ở nước ngoài sản xuất 15000 (hay 150000 gì em không nhớ) con chip vi điều khiển 8 bit performent lắm. Giờ ICDREC đang quảng bá tới các trường đại học để truyền thông bán đó các bác.
Sắp tới em định xin vào đây làm. Bằng cách nộp cái đồ án này cho họ. Không biết còn chỗ ko. hề hề
P/S thực ra em nhát gái lắm bác thuclh

[thuclh]

Thôi, cứ làm điều mình thích và có ích là được bác ạ. Em mới gặt quả đắng từ việc mình không có sở trường mà cũng không có nền tảng căn bản. Cũng hơi nản, .

Tròn 12 tháng tìm việc ở Việt Nam rồi đó em, mà cái duyên nó vẫn chưa tới.

[thuclh]

Bạn thật tự tin. Chúc mừng bạn, tự tin là một nửa thành công, nửa còn lại là kiên trì, .

[hithere123]

Em đọc sách, người ta chỉ định nghĩa offset output voltage là điện áp tại output khi 2 input nối với nhau( nhưng ko nối với đất hoặc nguồn ) .
Còn offset input voltage = offset output / Avd .

Bạn cần chú ý một điểm, offset output voltage và offset input voltage bạn nói tới ở trên phải hiểu là thế này: vout = vin*gain. trong đó vin = vp - vn (sai khác đầu vào). Vậy nếu mạch khuếch đại vi sai không có offset nghĩa là khi vp = vn (vin = 0V) thì vout phải bằng 0. Vậy để tính offset đầu vào người ta chập hai đầu vp và vn sau đó đo vout rồi chia cho gain. Cái này thì ai cũng hiểu nhưng có một điểm mọi người cần chú ý, giá trị vout đo được khi chập hai đầu vp và vn bao gồm hai phần: phần common và phần differential; tức là vout = VOUT_dc + vout. trong đó VOUT_dc = 0.5*(vp+vn)*gain. Do vậy khi tính offset phải loại bỏ phần VOUT_dc này thì công thức bạn áp dụng mới chính xác.

Còn theo cách hiểu của em, thì input offset là điện áp sai khác giữa 2 input xảy ra thì Vout = VDD/2( giả sử yêu cầu thiết kế Vout = VDD/2 khi V+=V-=Vi) . offset input khác 0 chỉ có thể do mismatch physical.

Vấn đề là bạn cần xác định thêm giá trị VIN_dc = 0.5*(vp+vn) để sao cho Vout = VDD/2. Thì các tính toán về sau của bạn mới chuẩn.

THeo sơ đồ LDO bandgap em mô tả , giả sử coi Vbe1 là Vref.
Thì Vout = Vref/Beta = Vbe1/Beta = gama. Rõ ràng khi VDD thay đổi thì Vbe1 va Vben thay đổi. Vbe1 = f1(VDD) , Beta = f2(Vben) = f3(VDD). Khi VDD thay đổi một lượng delta(VDD), để Vout ổn định ko đổi thì
delta(Vbe1)/delta(Beta) = gama. (***)
=> f1'=gama*f3' (****)
(note: f1', f3' là đạo hàm theo VDD)
Có được phương trình (****). giải nó tìm được các giá trị cần thiết như R, I qua Q1, và Qn.
đấy là phương trình em đang viết.
Không biết các bác thấy thế nào? hề hề

Theo anh hiểu thì VDD và offset có thể coi là hai thành phần trực giao (để đơn giản trong tính toán) nên em hoàn toàn có thể viết phương trình tổng quát Vref = f(VDD). Sau đó đạo hàm nó theo VDD sẽ ra được công thức thể hiện sự thay đổi Vref theo VDD. Nhưng nó sẽ không giải quyết bài toán offset đầu vào của op-amp.

Ngoài ra, trong tính toán của em và mô phỏng thực tế, em cần lưu ý xem dòng bias có phụ thuộc vào VDD không nhé, nhìn mạch op-amp mà em đưa lên trước đây thì dòng bias của em phụ thuộc vào VDD cực nhiều; vì em nối một điện trở trực tiếp từ VDD xuống NMOS.

[ngoclinh_xl]

Thay đổi ~600uV với temp từ -25oC tới 1250C như thế, theo anh là chấp nhận được rồi, cũng khó mà làm tốt hơn được. (Tất nhiên nếu mô phỏng với công nghệ thay đổi thì kết quả sẽ không đẹp như là mơ thế này nhưng phạm vi đồ án thì các thầy chắc cũng sẽ không khắt khe vì các thầy giáo cũng hiểu là em không có model đầy đủ để mô phỏng)

Thay đổi ~200uV/200mV supply thì cũng chấp nhận được vì vref ~1mV với 1V thay đổi supply nghĩa là PSRR ~60dB. Tất nhiên PSRR = 70dB sẽ đẹp hơn.

Em cần mô phỏng transient để xem mạch của em có ổn định không? có overshoot không? có start-up được không? vv... Với anh thì kết quả mô phỏng DC không nói lên nhiều điều. Có thể các thầy sẽ xoáy vào kết quả mô phỏng transient của em đấy



Nếu em lắp mạch như em mô tả thì ý tưởng này ít nhất cũng hơn 30 năm tuổi rồi.



Làm mạch chopper như tài liệu anh đưa lên hôm trước sẽ không ngon lành như em nghĩ đâu, vì kick-back noise từ CLK sẽ làm output của em nhìn kinh khủng lắm, em phải làm thêm cái notch filter để filter out mấy cái noise đó nữa thì mới ngon được . Nếu làm được em có thể viết paper đăng báo IEEE SSCS Vietnam Chapter được rồi. (P/S: anh vừa nhận được thống báo IEEE SSCS Vietnam Chapter đã set-up xong rồi)

Vâng, Chào bác Hithere!
Em đọc sách, người ta chỉ định nghĩa offset output voltage là điện áp tại output khi 2 input nối với nhau( nhưng ko nối với đất hoặc nguồn ) .
Còn offset input voltage = offset output / Avd .
Còn theo cách hiểu của em, thì input offset là điện áp sai khác giữa 2 input xảy ra thì Vout = VDD/2( giả sử yêu cầu thiết kế Vout = VDD/2 khi V+=V-=Vi) . offset input khác 0 chỉ có thể do mismatch physical. THeo sơ đồ LDO bandgap em mô tả , giả sử coi Vbe1 là Vref.
Thì Vout = Vref/Beta = Vbe1/Beta = gama. Rõ ràng khi VDD thay đổi thì Vbe1 va Vben thay đổi. Vbe1 = f1(VDD) , Beta = f2(Vben) = f3(VDD). Khi VDD thay đổi một lượng delta(VDD), để Vout ổn định ko đổi thì
delta(Vbe1)/delta(Beta) = gama. (***)
=> f1'=gama*f3' (****)
(note: f1', f3' là đạo hàm theo VDD)
Có được phương trình (****). giải nó tìm được các giá trị cần thiết như R, I qua Q1, và Qn.
đấy là phương trình em đang viết.
Không biết các bác thấy thế nào? hề hề

[ngoclinh_xl]

Ừm, căn cứ vào mô phỏng thì IPTAT của bạn chưa đủ. Bạn cần tăng thêm lượng slope gần bằng (1,55-1.546)/2/40/Rptat nữa. Có thể tăng trở để đạt Vslope tương ứng.
Mà bạn học trường nào thế?

Chào bác Thuclh!
Em học Bách Khoa Đà Nẵng bác ạ.
MẠch của em không liên quan gì tới IPTAT. MẠch của em về nguyên lý giống với LDO, sơ đồ thì giống với cái hình thứ 3 với một chút thay đổi. Tín hiệu vào cho opamp lấy từ VBE của 2 bjt. Sở gỉ Vref tăng nhẹ theo VDD vì VBE của 2 bjt cũng tăng nhẹ nhưng tốc độ tăng giá trị của VBE của 2 bjt là khác nhau. EM đang thành lập phương trình toán học để lấy giao điểm cũng như chứng minh mạch LDO bandgap sẽ cho kết quả tốt hơn. chứng minh nó ko bị ảnh hưởng của offset.
Nếu có được kết quả tốt, em sẽ khoe với các bác chơi hề hề.

[hithere123]

Anh Yên vẫn chưa về à. Về đi dạy cũng được anh ạ, .

Tròn 12 tháng tìm việc ở Việt Nam rồi đó em, mà cái duyên nó vẫn chưa tới.

[thuclh]

Anh Yên vẫn chưa về à. Về đi dạy cũng được anh ạ, .

Thay đổi ~600uV với temp từ -25oC tới 1250C như thế, theo anh là chấp nhận được rồi, cũng khó mà làm tốt hơn được. (Tất nhiên nếu mô phỏng với công nghệ thay đổi thì kết quả sẽ không đẹp như là mơ thế này nhưng phạm vi đồ án thì các thầy chắc cũng sẽ không khắt khe vì các thầy giáo cũng hiểu là em không có model đầy đủ để mô phỏng)

Thay đổi ~200uV/200mV supply thì cũng chấp nhận được vì vref ~1mV với 1V thay đổi supply nghĩa là PSRR ~60dB. Tất nhiên PSRR = 70dB sẽ đẹp hơn.

Em cần mô phỏng transient để xem mạch của em có ổn định không? có overshoot không? có start-up được không? vv... Với anh thì kết quả mô phỏng DC không nói lên nhiều điều. Có thể các thầy sẽ xoáy vào kết quả mô phỏng transient của em đấy



Nếu em lắp mạch như em mô tả thì ý tưởng này ít nhất cũng hơn 30 năm tuổi rồi.



Làm mạch chopper như tài liệu anh đưa lên hôm trước sẽ không ngon lành như em nghĩ đâu, vì kick-back noise từ CLK sẽ làm output của em nhìn kinh khủng lắm, em phải làm thêm cái notch filter để filter out mấy cái noise đó nữa thì mới ngon được . Nếu làm được em có thể viết paper đăng báo IEEE SSCS Vietnam Chapter được rồi. (P/S: anh vừa nhận được thống báo IEEE SSCS Vietnam Chapter đã set-up xong rồi)

[hithere123]

Các bác đánh giá kết quả mô phỏng của em đính kèm ở dưới với ạ . Vì em chưa biết chừng nào là tốt, sai số bao nhiêu là chấp nhận được.

Thay đổi ~600uV với temp từ -25oC tới 1250C như thế, theo anh là chấp nhận được rồi, cũng khó mà làm tốt hơn được. (Tất nhiên nếu mô phỏng với công nghệ thay đổi thì kết quả sẽ không đẹp như là mơ thế này nhưng phạm vi đồ án thì các thầy chắc cũng sẽ không khắt khe vì các thầy giáo cũng hiểu là em không có model đầy đủ để mô phỏng)

Thay đổi ~200uV/200mV supply thì cũng chấp nhận được vì vref ~1mV với 1V thay đổi supply nghĩa là PSRR ~60dB. Tất nhiên PSRR = 70dB sẽ đẹp hơn.

Em cần mô phỏng transient để xem mạch của em có ổn định không? có overshoot không? có start-up được không? vv... Với anh thì kết quả mô phỏng DC không nói lên nhiều điều. Có thể các thầy sẽ xoáy vào kết quả mô phỏng transient của em đấy

Dựa trên ý tưởng mạch bandgap mà bác hithere đưa trong link EDACafe. Em đã dùng luôn con error amplifier của em luôn, ko thiết kế mạch fold cascode nữa. Em đã thay con M31 từ nmos sang pmos các bác ạ. Và biến mạch bandgap của em thành 1 mạch LDO bandgap voltage thực thụ . Không bết ý tưởng này đã có chưa.

Nếu em lắp mạch như em mô tả thì ý tưởng này ít nhất cũng hơn 30 năm tuổi rồi.

Cơ mà thấy vui quá các bác ạ. Theo ý tưởng của em, thì chỉ cần thêm mạch chopper để tránh ảnh hưởng của offset nữa thì nó có vẻ hoản hảo.

Làm mạch chopper như tài liệu anh đưa lên hôm trước sẽ không ngon lành như em nghĩ đâu, vì kick-back noise từ CLK sẽ làm output của em nhìn kinh khủng lắm, em phải làm thêm cái notch filter để filter out mấy cái noise đó nữa thì mới ngon được . Nếu làm được em có thể viết paper đăng báo IEEE SSCS Vietnam Chapter được rồi. (P/S: anh vừa nhận được thống báo IEEE SSCS Vietnam Chapter đã set-up xong rồi)

[thuclh]

Ừm, căn cứ vào mô phỏng thì IPTAT của bạn chưa đủ. Bạn cần tăng thêm lượng slope gần bằng (1,55-1.546)/2/40/Rptat nữa. Có thể tăng trở để đạt Vslope tương ứng.
Mà bạn học trường nào thế?

[ngoclinh_xl]

Em chào bác Hithere, chào bác Thuclh và các bác !

hề hề cuối cùng em design xong mạch bandgap các bác ạ. Các bác đánh giá kết quả mô phỏng của em đính kèm ở dưới với ạ . Vì em chưa biết chừng nào là tốt, sai số bao nhiêu là chấp nhận được. Dựa trên ý tưởng mạch bandgap mà bác hithere đưa trong link EDACafe. Em đã dùng luôn con error amplifier của em luôn, ko thiết kế mạch fold cascode nữa. Em đã thay con M31 từ nmos sang pmos các bác ạ. Và biến mạch bandgap của em thành 1 mạch LDO bandgap voltage thực thụ . Không bết ý tưởng này đã có chưa. Cơ mà thấy vui quá các bác ạ. Theo ý tưởng của em, thì chỉ cần thêm mạch chopper để tránh ảnh hưởng của offset nữa thì nó có vẻ hoản hảo.
Em muốn post luôn sche để các bác đánh giá sau khi bảo vệ xong đồ án. Em sẽ improve thêm đồ án sau khi bảo vệ để nộp hồ sơ một vài chỗ.
Phải công nhận em lên kế hoặch cho dự án chưa tốt. Vì trước khi làm đồ án này em cũng không có kiến thức gì nhiều về analog ic design. Vừa đọc thêm sách vừa làm.
Cảm ơn các bác rất nhiều!