Tweet
Chào bạn Hithere123,
Tớ nghĩ có lẽ wiki viết không rõ ràng nên bạn đã hiểu lầm là salicide cho phép self-aligned contact rồi. Tớ nghĩ họ nói "contact formation" ở đây không phải là contact từ S/D/G đến metal 1, mà có lẽ là contact giữa silicon và lớp silicide. Với công nghệ polycide, người ta cần dùng mask của poly-gate để phủ WSi2 lên bên trên cực gate, trong khi đó với công nghệ salicide người ta đổ đầy kim loại lên bề mặt và để cho nó tự thấp xuống dưới. Sau khi loại bỏ lớp kim loại trên bề mặt thì những phần silicon thừa ra sẽ được thấm kim loại, những phần oxide sẽ không có kim loại. Nhưng salicide thật sự không cho phép self-aligned contact trong khi đó polycide lại cho phép. Bạn có thể xem bài viết này ngay phần đầu tiên của trang 3.
http://www.tsmc.com/uploadfile/pr/wh...chen_embed.pdf
Tớ trích luôn ra đây:
The use in commodity DRAM of polycide in the polysilicon gate makes it
impossible to introduce an advanced PMOS device. Polycide is necessary in order to
make a self-aligned bitline contact in the DRAM cell, thus eliminating otherwise
necessary design rule space between the transfer gate and the bitline contact, and
reducing the cell size by at least 20 percent. In fact, because of this self-aligned contact,
commodity DRAM can use only buried-channel PMOS, a technology that became extinct
in logic processes after the 0.35-micron generation.
Ở đây tớ đưa lên một cái ảnh layout của DRAM để mô tả cho self-aligned contact. Bạn có thể thấy không có khoảng cách nào để chừa giữa bit-line contact, hay cap-contact và active area. Đây là mạch DRAM 6F2 (6 times feature square) tức là diện tích là sáu lần khoảng cách nhỏ nhất bình phương.
Tớ thấy kỹ thuật self-aligned contact này rất hay có thể làm giảm diện tích transistor nhưng lại không thể áp dụng cho mạch logic. Tớ thật sự không hiểu salicide và polycide nó khác nhau thế nào mà không thể dùng được kỹ thuật này. Nếu như các phần thừa ra đều có bọc oxide bảo vệ và sử dụng stop layer thì tại sao salicide không thể áp dụng được?
Tớ nghĩ có lẽ wiki viết không rõ ràng nên bạn đã hiểu lầm là salicide cho phép self-aligned contact rồi. Tớ nghĩ họ nói "contact formation" ở đây không phải là contact từ S/D/G đến metal 1, mà có lẽ là contact giữa silicon và lớp silicide. Với công nghệ polycide, người ta cần dùng mask của poly-gate để phủ WSi2 lên bên trên cực gate, trong khi đó với công nghệ salicide người ta đổ đầy kim loại lên bề mặt và để cho nó tự thấp xuống dưới. Sau khi loại bỏ lớp kim loại trên bề mặt thì những phần silicon thừa ra sẽ được thấm kim loại, những phần oxide sẽ không có kim loại. Nhưng salicide thật sự không cho phép self-aligned contact trong khi đó polycide lại cho phép. Bạn có thể xem bài viết này ngay phần đầu tiên của trang 3.
http://www.tsmc.com/uploadfile/pr/wh...chen_embed.pdf
Tớ trích luôn ra đây:
The use in commodity DRAM of polycide in the polysilicon gate makes it
impossible to introduce an advanced PMOS device. Polycide is necessary in order to
make a self-aligned bitline contact in the DRAM cell, thus eliminating otherwise
necessary design rule space between the transfer gate and the bitline contact, and
reducing the cell size by at least 20 percent. In fact, because of this self-aligned contact,
commodity DRAM can use only buried-channel PMOS, a technology that became extinct
in logic processes after the 0.35-micron generation.
Ở đây tớ đưa lên một cái ảnh layout của DRAM để mô tả cho self-aligned contact. Bạn có thể thấy không có khoảng cách nào để chừa giữa bit-line contact, hay cap-contact và active area. Đây là mạch DRAM 6F2 (6 times feature square) tức là diện tích là sáu lần khoảng cách nhỏ nhất bình phương.
Tớ thấy kỹ thuật self-aligned contact này rất hay có thể làm giảm diện tích transistor nhưng lại không thể áp dụng cho mạch logic. Tớ thật sự không hiểu salicide và polycide nó khác nhau thế nào mà không thể dùng được kỹ thuật này. Nếu như các phần thừa ra đều có bọc oxide bảo vệ và sử dụng stop layer thì tại sao salicide không thể áp dụng được?
Comment